七人
共 10 篇文章
七人 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 10 篇文章，持续更新中。
七人表决器
用个开关作为表决器的7个输入变量，输入变量为‘1’时表示“赞同”；输入变量为‘0’时表示不赞同。输出接到一二极管上，灯亮表示通过，灯不亮表示不同。采用行为描述的设计，用一变量count表示选举通过的总人数，即7个开关中按下的总数，如果count>3，则表示通过。
7人表决器
七人表决器，使用简洁的VHDL语言实现了七人表决器的功能
3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
含有七人表决器
含有七人表决器，格雷码变换电路，英文字符显示电路，基本触发器（D和JK），74LS160计数器功能模块，步长可变的加减计数器
这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器
这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器，通过独特的3次映射一位全加器的方法从而实现七人表决器的功能，与网络上任何其他的七人表决器源码决无雷同。
用VHDL写的源代码程序
用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。
seven.vhd 七人表决器VHDL源码 七人表决器.doc 程序说明
seven.vhd 七人表决器VHDL源码
七人表决器.doc 程序说明
VHDL七人表决器免费为大家服务
VHDL七人表决器免费为大家服务
七人表决器 在表决的过程中 多于四个通过 少于四个不通过
七人表决器 在表决的过程中 多于四个通过 少于四个不通过
eda7人表决器
eda7人表决器，设计一个七人表决电路，当参与表决的7人中有4人或4人以上赞同时，表决器输出“1”
表示通过，否则输出“0”表示不通过。
实验时，可用7个电平开关作为表决器的7个输入变量，输入“1”表示表决者“赞同”
输入“0”表示表决者“不赞同”。