一段cpld的控制程序
一段cpld的控制程序,可以进行传并转换,读写接口,每秒64k...
一段cpld的控制程序,可以进行传并转换,读写接口,每秒64k...
以verilog HDL 语言编写的一首歌曲,可供初学者借鉴...
使用8031单片机加载FPGA的源代码,为FPGA的加载提供了另一种方便的方法....
一种基于TMS320C6416和FPGA的实时雷达信号模拟器设计...
viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用...