是ICA的固定点算法，共有16页，可以帮助人们学习。
上传时间： 2017-09-24
上传用户：hj_18
基于二进制编码遗传算法和实数编码遗传算法的PID整定
上传时间： 2017-09-25
上传用户：tuilp1a
对52张扑克牌以一个基数进行翻转后,最后显示的正面和返回扑克的算法,可以动态输入,并显示结果.
上传时间： 2014-10-14
上传用户：mpquest
数据结构中的单元最短路径算法的题目和源代码！其中所有的题目都能在PKU上找的到！
上传时间： 2013-12-20
上传用户：dsgkjgkjg
基于ARM-FPGA的IRIG-B码产生器的研制这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-12-30
上传用户：
演化程序——遗传算法和数据编码的结合.pdf
上传时间： 2022-01-13
上传用户：
该文档为Matlab神经网络几个常用算法的学习和比较讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： matlab
上传时间： 2022-02-18
上传用户：
同步技术在许多通讯系统中都是至关重要的，而WCDMA作为第三代移动通信的标准之一，对其同步算法进行研究是非常必要的。FPGA在许多硬件实现中充当了很重要的角色，所以研究如何在FPGA上实现同步算法是非常具有实际意义的。 本文讨论了三步小区搜索的算法，仿真了其性能，并且对如何进行算法的FPGA移植展开了深入的讨论。 本文对三步小区搜索的算法按照算法计算量和运算速度的标准分别进行了比较和讨论，并以节省资源和运行稳定为前提进行了FPGA移植。最终在主同步中提出了改进型的PSC匹配滤波器算法，在FPGA上提出了采用指针型双口RAM的实现方式；在辅同步中提出了改进型PFHT算法并采用查表遍历算法判决，在FPGA上提出了用综合型逻辑方式来实现；在导频同步中采用了移位寄存器式扰码生成算法，并引入了计分制判决算法。 与以往的WCDMA同步的FPGA实现相比，本文提出的实现方案巧妙地利用了FPGA的并行运算结构，在XILINX的V4芯片上只用了500个slice就完成了整个小区搜索，最大限度地节省了资源，为小区搜索在FPGA中的模块小型化提供了途径。
上传时间： 2013-08-05
上传用户：leileiq
在交流伺服系统中,永磁同步电动机(PMSM)作为执行元件具有高效、节能、便于维修的特点,广泛应用于数控机床的进给伺服单元及机器人等需精确定位的装置中.由于PMSM驱动系统受电机参数变化、外部负载扰动、对象未建模和非线性动态特性等不确定性的影响,因此,采用并发展先进的控制技术,不断改善与提高位置伺服系统的稳态精度、动态响应特性及对系统参数变化的自适应性和抗干扰性是一个必然趋势.该文对PMSM的控制机理和特性作了较为深入的分析;建立了PMSM的数学模型,并采用了id=0的矢量控制策略;对控制系统组成及控制方式作了分析和比较,在此基础上建立了电流环、速度环和位置环的三闭环控制系统,对作为反馈主回路的位置环采用了模糊CMAC神经网络控制方法,该方法兼具模糊控制器的快速性和神经网络的自学习能力;构建了针对PMSM位置伺服系统的模糊CMAC控制器结构及其相应的算法;利用先进的计算机仿真工具(Matlab下的Simulink)对所提出的控制策略进行了数字仿真和分析;仿真和实验结果表明本文所提出的控制策略对PMSM位置伺服系统进行控制具有良好的鲁棒性能和快速性.该文首次提出将兼具快速性和自学习能力的模糊CMAC神经网络控制器应用于PMSM位置伺服系统中,可以说该文为发展高性能PMSM位置伺服系统提供了充分的技术资料,也为今后进一步提高其性能提出了新的思路和方法.
上传时间： 2013-04-24
上传用户：qw12
JPEG2000是新一代的静态图像压缩标准，它相比JPEG有很多新的特性，如渐进传输和感兴趣区域编码等，因而它具有广阔的应用前景，特别是在数码相机、PDA等便携式设备中。 JPEG2000的核心主要包括小波变换和基于最优化截断点的嵌入式块编码(EBCOT)算法，其计算复杂度远远高于JPEG，完全采用软件方案实现将会占用大量的处理器时间和内存开销，而且速度较慢，实时处理的能力较差。为了推广JPEG2000在便携式产品、消费类电子产品中的应用，打开巨大的潜在市场，研究硬件实现的算法实时处理方案具有重要的应用价值。 EBCOT算法是一个两层的编码引擎，其中的上下文编码的运算量约占到总运算量的50％，是提高编码速度的关键算法之一。由于上下文编码大部分都是逻辑运算，没有复杂的数学运算，但逻辑控制流程复杂繁琐，对存储器访问频繁，采用DSP或者其他的通用处理器通过指令控制实现该算法，未能显著提高编码速度。本文采用FPGA芯片，以电路逻辑的方式来实现该算法并进行优化，在研究和分析了上下文编码算法运算特点的基础上，设计了列判断和交错存储相结合的硬件实现方案，并采用硬件描述语言Verilog在寄存器传输级描述了相应的硬件电路。通过功能仿真和逻辑综合后，所获得的上下文编码模块最大时钟频率为101MHz，且能在130ms内完成对一幅512×512灰度图像的编码，性能比Jasper软件中的实现方案提高了75％。 JPEG2000的一个重要特性是其具有渐进传输的能力，而码流组织是获得渐进传输特性的技术关键。码流组织通过在输出码流中安排数据包的先后顺序来实现渐进传输的目的。本文对JPEG2000中实现渐进传输的机制进行了分析，并研究了码流组织的算法实现。 为了对JPEG2000算法实现进行验证，本文设计了基于FPGA和ARM的验证实验平台，其中FPGA主要完成算法中运算量较大的小波变换、上下文编码和算术编码，而ARM处理器则完成码流组织、数据打包以及和PC机的通信。本文在该平台上对所设计的上下文编码算法和码流组织模块的设计进行了验证，实验结果表明本文设计的算法模块功能正确，并在一定程度上提高了编码速度。
上传时间： 2013-04-24
上传用户：独孤求源
