开源图像处理软件opencv，，，，，，，20word
上传时间： 2013-04-24
上传用户：亮剑2210
Internet的快速发展以及网络规模的迅速增长，使得对网络管理的需求变得越来越重要。这就要求对网络中所有设备及协议进行管理。而当今网络管理方式的发展趋势是更加智能化、自动化。这就需要由网络管理软件来更大限度的减少网络管理员工作量，使网络管理员的工作从繁杂的管理网络操作转变到管理网络工具。 SNMP（简单网络管理协议）协议由于其易于实现和广泛的TCP/IP应用基础而获得厂商的支持。而开源的NetSNMP软件的跨平台特性，使其在网络设备中得到了广泛应用。但以前基于SNMP的网络管理通常都是通过命令行或简单的网络管理工具，管理操作起来比较繁琐，而且收集到的结果比较抽象。AdventNet公司出品的Opmanager软件不仅拥有对SNMP监控数据强大的图形图表生成能力，而且简单易用。与NetSNMP结合，可以很好的实现企业级的网络管理功能。因此本文选用Opmanager网络管理软件实现了基于嵌入式Linux平台的SNMP图形化监控。 首先介绍了SNMP协议，包括SNMP协议的概述和SNMP协议的规范。其次构建了基于ARM7和ARM9两套嵌入式Linux开发平台，并在Linux PC上建立了它们的交叉编译环境。再次把NetSNMP代理程序分别移植到了这两套ARM平台，并对移植的程序进行裁减和优化使其适合在嵌入式设备上运行。最后通过Opmanager网络管理软件实现了对嵌入式设备的图形化监控，并在此基础上拓展了自定义的监控项使Opmanager管理软件能轮询到它们并生成实时的图形。最后Opmanager在快照主页面将它们定义为主视图，在主窗口显示出来。
上传时间： 2013-08-02
上传用户：asdfasdfd
船载航行数据记录仪(VDR)是一种记录船舶航行状态及操作信息的装置，对加强船舶的海上航行安全以及事故分析起到了极为重要的作用。VDR的大量数据需要进行快速可靠的最终存储，这些数据是分析事故的关键依据。因此，研发功能可靠的VDR数据存储终端——数据保护容器PDC(ProtectiveData Containor)，成为航行数据记录仪研究的重要组成部分。 嵌入式Linux操作系统的内核高效稳定，易于定制，尤其是其源代码的开放性及资料的丰富性，使其成为目前嵌入式系统开发者的首选。而同样开源的Samba软件遵守与Microsoft和IBM的操作系统相同的SMB协议，可将类UNIX主机伪装成Windows服务器，提供共享共享服务。将PDC作为Samba服务器，能提供稳定的数据存储和共享服务，以太网上的VDR主机不需要任何附加的软件就可以访问PDC中保存的数据。 本文致力于构建基于嵌入式Linux的网络存储与共享平台，为开发接口统一的多用途保护容器提供技术。首先介绍了课题研究的背景和意义，接着深入的剖析了PDC系统的软硬件需求。并根据系统需求设置系统硬件系统，为之后的Samba服务器的构建提供平台。接着深入的分析了嵌入式Linux操作系统原理和优势，构建Linux系统开发平台，为Samba服务器配置搭建平台。然后以PDC为需求背景，给出了详细的Samba服务器的实现方案。最后简要介绍了Linux驱动程序设计开发。
上传时间： 2013-04-24
上传用户：zhengjian
FL2440开发板底板原理图,支持WINCE6.0，LINUX2.60，安卓系统
上传时间： 2013-04-24
上传用户：拔丝土豆
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
Android_Tools安卓开发工具要的速度下！
标签： Android
上传时间： 2013-04-24
上传用户：小宇NVO
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
随着Android平台在移动终端的市场占有率越来越高，安卓应用的开发周期越来越短，繁冗且效率底下的Java在新的形势下已渐渐表现出它的疲态，为了解决Android应用开发语言单一的问题，Google发起了SL4A（The Scripting Layer for Android）项目。本文简单的介绍了SL4A的工作原理，并以Eclipse和Android SDK为开发工具，在SL4A的支持下使用Python语言实现Android应用GUI的开发。
上传时间： 2013-11-01
上传用户：s363994250
a_bit equ 20h ;个位数存放处 b_bit equ 21h ;十位数存放处 temp equ 22h ;计数器寄存器 star: mov temp,#0 ;初始化计数器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重来 mov temp,#0 next: ljmp stlop ;显示子程序 display: mov a,temp ;将temp中的十六进制数转换成10进制 mov b,#10 ;10进制/10=10进制 div ab mov b_bit,a ;十位在a mov a_bit,b ;个位在b mov dptr,#numtab ;指定查表启始地址 mov r0,#4 dpl1: mov r1,#250 ;显示1000次 dplop: mov a,a_bit ;取个位数 MOVC A,@A+DPTR ;查个位数的7段代码 mov p0,a ;送出个位的7段代码
上传时间： 2013-11-06
上传用户：lx9076
