代码搜索：verilog hdl 是什么？

找到约 10,000 项符合「verilog hdl 是什么？」的源代码

代码结果 10,000
热门代码： main.c GPIO I2C SPI UART timer interrupt ADC PWM LED
www.eeworm.com/read/39197/1121620

ppt 第2章 verilog hdl基本概念.ppt

·
www.eeworm.com/read/39197/1121621

ppt 第3章 verilog hdl常用建模方法.ppt

·
www.eeworm.com/read/39197/1121624

ppt 第6章 verilog hdl仿真技术.ppt

·
www.eeworm.com/read/287639/8677244

qmsg alu.map.qmsg

{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" { } { } 3 0 "*******************************************************************" 0 0 "" 0}
·
www.eeworm.com/read/287639/8677272

rpt alu.map.rpt

Analysis & Synthesis report for alu Sat Mar 15 10:29:21 2008 Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version --------------------- ; Table of Contents ; --------------------- 1
·
www.eeworm.com/read/379673/9189373

dat bookinfo.dat

[General Information] 书名=Verilog HDL程序设计教程 作者= 页数=308 SS号=0 出版日期=
·
www.eeworm.com/read/372977/9483511

smsg lcd_283rb06.map.smsg

Warning (10273): Verilog HDL warning at lcd_init.v(529): extended using "x" or "z" Warning (10273): Verilog HDL warning at lcd_init.v(530): extended using "x" or "z" Warning (10273): Verilog HDL war
·
www.eeworm.com/read/168955/9887017

txt what's verilog.txt

<mark>Verilog</mark> <mark>HDL</mark>是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 　　<mark>Verilog</mark> <mark>HDL</mark> 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和 ...
·
www.eeworm.com/read/277077/10670395

txt 新建 文本文档.txt

测试向量（Test Bench）和波形产生：V<mark>HDL</mark>实例---8bit采样sine波形发生器.txt 测试向量（Test Bench）和波形产生：V<mark>HDL</mark>实例---波形发生器（含test beach）.txt 测试向量（Test Bench）和波形产生：V<mark>HDL</mark>实例---加法器源程序.txt 测试向量（Test Bench）和波形产生：V<mark>HDL</mark>实例---经典双进程状态机（含test beac ...
·
www.eeworm.com/read/271738/10982651

htm ec66 中国电子技术信息网 - 中文版verilog hdl简明教程(1、2）.htm

EC66 中国电子技术信息网 - 中文版Verilog HDL简明教程(1
·