代码搜索：dataIn
找到约 2,888 项符合「dataIn」的源代码
代码结果 2,888
www.eeworm.com/read/399236/7879230
lst water heater.lst
A51 MACRO ASSEMBLER WATER_HEATER 12/08/2008 13:25:11 PAGE 1
MACRO ASSEMBLER A51 V7.07
OBJECT MODULE PLACED IN water heater.OBJ
ASSEM
www.eeworm.com/read/433514/7924902
asm qucksort.asm
;快速排序算法。
DATS EQU 20H ;待排序数据所在页面。
N EQU 5DH ;单字节数据个数（不超过255个）。
QUEUE EQU 1FH ;循环队列存储页面。
F DATA 3CH ;队首指针的存放单元。
R DATA 3DH ;队尾指针的存放单元。
ORG 0000H
LJMP TEST
ORG 100H
TEST: MOV DPTR,#LIST
www.eeworm.com/read/298283/7968767
vhd ad.vhd
--AD
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
entity ad is
port(busy:in std_logic;
datain:in unsigned(7 downto 0);
clk:in std_logic;
dataout:out un
www.eeworm.com/read/196815/8058311
v hmac_top.v
///////////////////////////////////////////////////////
// module describe
// name: hmac_top
// function: the top module of the sha1-ip
// writer: zy
// data: 2006/03/14
// version: 1.0
// fea
www.eeworm.com/read/296447/8102792
vhd ad.vhd
--AD
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
entity ad is
port(busy:in std_logic;
datain:in unsigned(7 downto 0);
clk:in std_logic;
dataout:out un
www.eeworm.com/read/296373/8108677
vhd hdb3decoder.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity hdb3decoder is
port(clk:in std_logic;
datain:in std_logic_vector(1 downto 0);
dout:out std_logic)
www.eeworm.com/read/247213/12673392
v sdr_data_path.v
module sdr_data_path(
CLK,
RESET_N,
DATAIN,
DM,
DQOUT,
DQM
);
`include "Sdram_Params.h"
input CLK;
www.eeworm.com/read/143612/12856466
asm qucksort.asm
;快速排序算法。
DATS EQU 20H ;待排序数据所在页面。
N EQU 5DH ;单字节数据个数（不超过255个）。
QUEUE EQU 1FH ;循环队列存储页面。
F DATA 3CH ;队首指针的存放单元。
R DATA 3DH ;队尾指针的存放单元。
ORG 0000H
LJMP TEST
ORG 100H
TEST: MOV DPTR,#LIST
www.eeworm.com/read/323912/13307498
v eth_registers.v
//////////////////////////////////////////////////////////////////////
//// ////
//// eth_registers.v
www.eeworm.com/read/319399/13452750
vhd moore2.vhd
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MOORE2 IS
PORT(DATAIN:IN STD_LOGIC_VECTOR(1 DOWNTO 0);
CLK,RST:IN STD_LOGIC;
Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END MOOR