代码搜索：驱动器接线
找到约 2,034 项符合「驱动器接线」的源代码
代码结果 2,034
www.eeworm.com/read/169233/9873604
txt 接线说明.txt
目录：
UART\UART
功能：
构造一个UART和PC串行通讯
特点：
9600,8,1,n
接线：
EPF10K10的管脚
1、(Fs_PI[7..0]) 44，47，48，49，50，51，52，53 ----------------- 开关区 d0..d7(发送字节)
2、(Fs_Load) 42 -----------------------
www.eeworm.com/read/419776/10838588
dsn final接线.dsn
www.eeworm.com/read/440771/7681574
txt 实验接线.txt
1、CPLD中的L0---L15接到点阵模块的L0--L15；
2、CPLD中的A0---A3 接到点模块的SEL0---SEL3；
3、CPLD中的CR 接到拨动开关D0上，并将拨动开关拨到下面（即低电平）；
4、CPLD中的CKDSP 接到时钟的CLK2使其为4.88KHz、HZSEL接到时钟的CLK5使其为1.2Hz;（即将F_SEL1、
F_SEL2、F_SEL3、F_S
www.eeworm.com/read/440763/7681881
txt 实验接线.txt
1、CPLD中的L0---L15接到点阵模块的L0--L15；
2、CPLD中的A0---A3 接到点模块的SEL0---SEL3；
3、CPLD中的CR 接到拨动开关D0上，并将拨动开关拨到下面（即低电平）；
4、CPLD中的CKDSP 接到时钟的CLK2使其为4.88KHz、HZSEL接到时钟的CLK5使其为1.2Hz;（即将F_SEL1、
F_SEL2、F_SEL3、F_S
www.eeworm.com/read/298057/7976502
txt 实验接线.txt
1、CPLD中的L0---L15接到点阵模块的L0--L15；
2、CPLD中的A0---A3 接到点模块的SEL0---SEL3；
3、CPLD中的CR 接到拨动开关D0上，并将拨动开关拨到下面（即低电平）；
4、CPLD中的CKDSP 接到时钟的CLK2使其为4.88KHz、HZSEL接到时钟的CLK5使其为1.2Hz;（即将F_SEL1、
F_SEL2、F_SEL3、F_S
www.eeworm.com/read/318216/13483079
lib 接线元件.lib
www.eeworm.com/read/318216/13483212
lib 接线元件.lib
www.eeworm.com/read/18598/796667
txt 接线说明.txt
www.eeworm.com/read/19144/815089
dsn final接线.dsn
www.eeworm.com/read/28833/1010254