代码搜索:辅同步信号
找到约 10,000 项符合「辅同步信号」的源代码
代码结果 10,000
www.eeworm.com/read/302260/13838338
txt 内存.txt
内存
内存
目 录
内存
内存管理子系统导读from aka
用户态
内核页目录的初始化
内核线程页目录的借用
用户进程内核页目录的建立
内核页目录的同步
mlock代码分析
memory.c
copy_page
clear_page_tab
www.eeworm.com/read/485309/6557728
c nrf905用spi读写数据至ia4421.c
////////////初始化SPI////////////////
void init_spi(void)
{ PIR1=0;
SSPCON=0X21; //同步串行口使能SSPEN=1(SPI方式和I2C方式),时钟低电平为空闲状态CKP=0,FOSC/16
SSPSTAT=0XC0; //在输出数据中间
www.eeworm.com/read/479347/6691904
c 从机.c
#include
#include
#define uchar unsigned char
#define uint unsigned char
uchar shou;
sbit mi=P1^0; //从机接收主机发送接口
sbit mo=P1^1; //从机发送主机接收接口
sbit sclk=P1^2; //主从机时钟同步
www.eeworm.com/read/150796/12260685
txt 1.txt
单片机控制流程如图5所示。
下面是DS2153Q的功能配置程序(部分)。
;*****************************************************;
MOV A,02H
MOV DPTR,#RCR1
MOVX @DPTR,A ;写寄存器RCR1,使能自动重新同步
NOP
MOV A,#04H
MOV DPTR,#R
www.eeworm.com/read/337228/12383260
m main_random.m
%%%%%%%%%%%%%%%%%%%%%%%%%
%无编码同步CDMA系统的多用户检测仿真
%1 单用户
%2 匹配滤波检测
%3 线性解相关检测器
%4 线性MMSE检测器
%5 PIC检测器
%5 SIC检测器
%%%%%%%%%%%%%%%%%%%%%%%%%
clear;
nUser = 8; %Number of users
L_total = 100;
www.eeworm.com/read/233199/14163953
txt index.txt
123.htm
ODBC中的同步与异步执行模式
20000805001.htm
BCB实现BLOB字段的读写
20000805003.htm
QuickReport基本知识
20000805004.htm
TQuery的参数设置
20000805006.htm
C++ Builder下数据库报表Master/Detail关系功能的实现
www.eeworm.com/read/222672/14680222
m add_training.m
function [transmit_signal, training] = add_training(transmit_signal,PrefixRatio,...
N_subc,N_used, Idx_used,cp_len, N_Tx_ant,N_tran_sym)
% 1024点FFT的前导序列
% 多条天线的训练序列(同步帧),各两个OFDM符号
training =
www.eeworm.com/read/11076/195688
txt 课程内容.txt
多线程程序的编写,多线程应用中容易出现的问题。互斥对象的讲解,如何采用互斥对象来实现多线程的同步。如何利用命名互斥对象保证应用程序只有一个实例运行。应用多线程编写网络聊天室程序。
www.eeworm.com/read/424390/2017429
properties passport_zh_tw.properties
#
err_invalid_time=超出伺服器時間同步間隔
err_user_not_exist=用戶不存在!
err_uid_empty=用戶ID不能為空!
err_nick_empty=用戶呢稱不能為空!
err_uid_exist=用戶帳戶已存在!
www.eeworm.com/read/388478/2550582
vhd cir_shifter.vhd
-- 16位循环右移位同步置数寄存器,译码器的组合;
library ieee;
use ieee.std_logic_1164.all;
entity cir_shifter is
port(data_high,data_low :in std_logic_vector(15 downto 0);
load,clk :in std_logic;
-- sl_in,sr_in