代码搜索:电路图纸

找到约 10,000 项符合「电路图纸」的源代码

代码结果 10,000
www.eeworm.com/read/110016/15543615

txt latch.txt

用wait语句描述一个门拴电路。当clock=1时q=d. /********************************************************* * File: latch.v * Description: This module describe a latch. *******************************************
www.eeworm.com/read/421678/10711698

plg pwmpro.plg

礦ision3 Build Log Project: D:\Electronic\单片机\程序 + 电路图 ——实例精讲\程序与电路图\第2章\proc\7LEDShowPro1.uv2 Project File Date: 01/17/2009 Output:
www.eeworm.com/read/312900/13601944

v adpll.v

/* all digital phase lock loop 2008.2.27 v1.0 by lizhihzou DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍 为clk/8/N. 模K加减计
www.eeworm.com/read/208715/15238915

m simplediv.m

function [out,result]=simplediv(input) %实现的是最简单的除法电路:GF(2)上的除法电路 %被除的多项式是x^3+x+1 d=zeros(1,3); l=length(input); result=zeros(1,l-3); for i=l:-1:1 if i>l-3 d(3)=d(2); d(2)=d(
www.eeworm.com/read/9539/169539

c simpleplc.c

/* 简易PLC项目 文件名:SimplePLC.C 编写人员:吴健 PA,PB:输入节点 PC,PD:输出节点 一共16个输入触点,16个输出触点,16个中间触点 支持的指令包括:取触点、与触点、并触点、分支电路、合并电路 */ #include "SimplePLC.h" // 主程序 int main(void)
www.eeworm.com/read/9539/169937

c simpleplc.c

/* 简易PLC项目 文件名:SimplePLC.C 编写人员:吴健 PA,PB:输入节点 PC,PD:输出节点 一共16个输入触点,16个输出触点,16个中间触点 支持的指令包括:取触点、与触点、并触点、分支电路、合并电路 */ #include "SimplePLC.h" // 主程序 int main(void)
www.eeworm.com/read/13259/270806

ewb 正振荡器.ewb

Electronics Workbench Circuit File Version: 5 Charset: ANSI Description: "自39班4号陈正茂" "如图所示为一种低频稳幅正弦振荡电路,采用稳压二级管做稳压补偿,振荡信号的幅度稳定性好,电路简单。" EncryptionType: 2 UsingVectorGraphics: 0 /000@D0I0?
www.eeworm.com/read/27197/980524

asm 继电器.asm

;程序名称 继电器 ;程序功能 继电器间歇输出程序,实际应用中应加去抖电路,控制二极管亮灭,延时不同; ,灯亮灭的时间间隔不同。 ;电路接线 P1.7接继电器。 OUTPUT EQU P1.7 ORG 0000H JMP START ORG 0100H START:CLR OUTPUT ;释放
www.eeworm.com/read/34198/1039468

ewb 正振荡器.ewb

Electronics Workbench Circuit File Version: 5 Charset: ANSI Description: "自39班4号陈正茂" "如图所示为一种低频稳幅正弦振荡电路,采用稳压二级管做稳压补偿,振荡信号的幅度稳定性好,电路简单。" EncryptionType: 2 UsingVectorGraphics: 0 /000@D0I0?
www.eeworm.com/read/188453/8539154

txt 分频器.txt

分频器的硬件描述语言设计 在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述,在源代码中完成对时钟信号 CLK 的 2 分频, 4 分频, 8 分频, 16 分频。 这也是最简单的分频电路,只需要一个计数器即可。 LIBRARY IEEE; ...