代码搜索:时钟提取

找到约 10,000 项符合「时钟提取」的源代码

代码结果 10,000
www.eeworm.com/read/321172/13411323

_c ds1305._c

/*DS1302时钟显示*/ #include #include #include /*串口波特率设置*/ #define fosc 7372800 //晶振7.3728M #define baud 9600 //波特率设置 #define ds1305_rst PC0 #define ds13
www.eeworm.com/read/319873/13440768

h head.h

#include #define Frequence 11 //晶振频率单位是MHZ #define DELAY 10*Frequence/6 //发送程序延时 #define SLEEP 8*Frequence/6 //发送程序延时 sbit KBCLK=P3^0; //键盘时钟线 sbit KBDATA=P3^1; //键盘数据线 bit bat(vo
www.eeworm.com/read/319617/13448242

c i2c.c

//严格的时序 #include #include//_nop_()函数所在库 #define uchar unsigned char #define uint unsigned int//简写宏定义 sbit sda=P2^0;//数据总线 sbit scl=P2^1;//时钟总线 void delay()//延时函数〉4.7US {
www.eeworm.com/read/308382/13703233

c setup.c

/*_HC08Setup:GP32系统初始化子程序----------------------* *功能:系统初始化设置:设置CONFIG1和CONFIG2寄存器 * CGM的寄存器设置:由外部晶振f=32.768kHz,产生内部 * 总线时钟2.4576MHz * *参数:无
www.eeworm.com/read/307021/13732883

vhd dff_full.vhd

--带异步复位清零和同步复位清零的d触发器 Library IEEE ; USE IEEE.STD_LOGIC_1164.all; ENTITY dff_full IS PORT(d,clk : IN STD_LOGIC; --d信号输入,clk时钟 clr,set : IN STD_LOGIC; --clr同步清零,set同步复位 clra,se
www.eeworm.com/read/306864/13736818

c ohci-s3c2410.c

 /* * OHCI HCD (Host Controller Driver) for USB 该程序主要完成s3c2410 USB 主机控制器的初始化工作,包括电源,时钟等 */ //需要用到的头文件 #include #include #include
www.eeworm.com/read/306285/13747781

m51 test7279.m51

BL51 BANKED LINKER/LOCATER V4.13 05/24/2006 15:23:18 PAGE 1 BL51 BANKED LINKER/LOCATER V4.13, INVOKED BY: C:\KEIL\C51\BIN\BL51.EXE F:\EXAMPLE_CODE\日历时钟LCD显示\INIT.OBJ, F:\EXAMPLE_
www.eeworm.com/read/302438/13835817

c pcf8563-01.c

#include #include sbit SDA=P1^0; // 将p1.0口模拟数据口 sbit SCL=P1^1; // 将p1.1口模拟时钟口 #define MIN 0x02 //秒寄存器 #define SEC 0x0
www.eeworm.com/read/302438/13835902

h head.h

#include #define Frequence 11 //晶振频率单位是MHZ #define DELAY 10*Frequence/6 //发送程序延时 #define SLEEP 8*Frequence/6 //发送程序延时 sbit KBCLK=P3^0; //键盘时钟线 sbit KBDATA=P3^1; //键盘数据线 bit bat(vo
www.eeworm.com/read/301283/13862034

txt pulse.txt

程序(1) library ieee; use ieee.std_logic_1164.all; entity lcnt8 is --8位可自载加法计数器 port(clk,ld:in std_logic; --工作时钟/预置值加载信号 d:in integer range0 to 255;--8位分频预置数 cao:out std_l