代码搜索：时钟提取
找到约 10,000 项符合「时钟提取」的源代码
代码结果 10,000
www.eeworm.com/read/403296/11519757
vhd da_tran.vhd
--D/A时序模块,产生控制D/A芯片的时序cs,dsclk
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY da_tran IS
PORT(rst:in std_logic;--fptd的输出时钟,与波形
www.eeworm.com/read/402540/11533552
asm drv1320.asm
;********************DRV1320********************
;本程序实现驱动TC1320实现DA转换。
;入口参数：待转换的数据在SOU中。
;出口参数：无。
;占用资源：W,STATUS,024H,SSP模块,1重堆栈。
;说明： 同步时钟频率为100KHZ
IFNDEF DRV13201
www.eeworm.com/read/262248/11596811
asm drv1320.asm
;********************DRV1320********************
;本程序实现驱动TC1320实现DA转换。
;入口参数：待转换的数据在SOU中。
;出口参数：无。
;占用资源：W,STATUS,024H,SSP模块,1重堆栈。
;说明： 同步时钟频率为100KHZ
IFNDEF DRV13201
www.eeworm.com/read/347148/11688342
txt abstract.txt
'LCD_BMP'是芯片STM32F103RBT6的一个例子
使用智林'Z32R'开发板演示GPIO输入。
例子:
- 时钟配置:
- XTAL = 12.00 MHz
- SYSCLK = 72.00 MHz
- HCLK = SYSCLK = 72.00 MHz
- PCLK1 = HCLK
www.eeworm.com/read/157103/11738613
h display.h
#define Gate0 PORTB4 //门控信号
#define Gate1 PORTB5
#define Gate2 PORTB6
#define Gate3 PORTB7
#define DispClk PORTC6 //显示发送的时钟线
#define DispData PORTC7 //发送的数据的
www.eeworm.com/read/157103/11738967
_h display._h
#define Gate0 PORTB4 //门控信号
#define Gate1 PORTB5
#define Gate2 PORTB6
#define Gate3 PORTB7
#define DispClk PORTC6 //显示发送的时钟线
#define DispData PORTC7 //发送的数据的
www.eeworm.com/read/346085/11769631
txt readme.txt
文件功能
44binit.s----中断初始化，存储器，堆栈，系统初始化，建立C程序运行环境。
mencfg.s-----定义存储器延时等参数
option.s-----定义系统时钟频率等
main.c-------
44blib.c-----