代码搜索：时钟提取
找到约 10,000 项符合「时钟提取」的源代码
代码结果 10,000
www.eeworm.com/read/317157/13509177
c df_timera.c
/*****************************************************************************\
文件名：df_timera.c
描述：用于MSP430F149。
定时器A定时，产生中断，使主程序退出低功耗模式。
使用TACTL0
工作模式：增计数模式
时钟源：ACLK 32.
www.eeworm.com/read/316100/13530155
h global.h
#ifndef _Global_H
#define _Global_H
#include "MyDefine.H"
//任务及菜单控制
//==============
extern UNCHAR TaskMode;//任务模式。1.键盘测试 2.HELLO 3.时钟显示
extern bit TaskChangeFlag;//请求切换任务标志
extern UNCHAR M
www.eeworm.com/read/309313/13674494
vhd adcint.vhd
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY ADCINT IS
PORT(D : IN STD_LOGIC_VECTOR(7 DOWNTO 0); --来自0809转换好的8位数据
CLK : IN STD_LOGIC; --状态机工作时钟
EOC : IN STD_
www.eeworm.com/read/307578/13720259
vhd keyboard.vhd
--KEYBOARD.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL ;
USE IEEE.STD_LOGIC_UNSIGNED.ALL ;
ENTITY KEYBOARD IS
PORT ( CLK_1K: IN STD_LOGIC ; --系统原始时钟脉冲(1
www.eeworm.com/read/307021/13732899
vhd counter10_updown.vhd
Library IEEE ;
USE IEEE.STD_LOGIC_1164.all;
ENTITY counter10_updown IS
PORT(clr,ena,clk : IN STD_LOGIC; --clr计数器清零，en计数使能，clk时钟
up_down : IN STD_LOGIC; --计数方向
load
www.eeworm.com/read/307021/13732903
vhd counter10.vhd
Library IEEE ;
USE IEEE.STD_LOGIC_1164.all;
ENTITY counter10 IS
PORT(clr,ena,clk : IN STD_LOGIC; --clr计数器清零，en计数使能，clk时钟
q : BUFFER INTEGER RANGE 0 TO 9;--计数器输出
cout
www.eeworm.com/read/306015/13755034
c ds1302.c
//===========================================================
// 文件名: ds1302.c
// 创建日期： 080303
// 创建: 神之吻
// 试验难度： 入门级试验
// 描述: 该文件包含了操作ds1302时钟芯片的底层驱动函数，
// 自底向上依次为：
/
www.eeworm.com/read/302523/13833291
v lin.v
module lin(seg,sl,clock); //定义模块结构
output [7:0] seg; //定义数码管段输出引脚
output [3:0] sl; //定义数码管选择输出引脚
input clock; //定义输入时钟引脚
reg [7:0] seg_reg; /
www.eeworm.com/read/301241/13862476
c 10.4.c
/************************************************************
**描述:利用GP定时器1的比较器在产生一路PWM波，外设时钟25M**
**同时用全比较器产生3对PWM波，GP定时器1作全比较单元时基***
************************************************************/