代码搜索：小信号
找到约 10,000 项符合「小信号」的源代码
代码结果 10,000
www.eeworm.com/read/463246/7185363
vhd cnt8b.vhd
LIBRARY IEEE; --正弦信号发生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT8B IS
PORT ( CLK : IN STD_LOGIC; --信号源时钟
DOUT : OUT STD_LOGIC
www.eeworm.com/read/463246/7185566
vhd cnt32b.vhd
LIBRARY IEEE; --正弦信号发生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT32B IS
PORT ( CLK : IN STD_LOGIC; --信号源时钟
DOUT : OUT STD_LOGI
www.eeworm.com/read/463246/7185613
vhd cnt32b.vhd
LIBRARY IEEE; --正弦信号发生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT32B IS
PORT ( CLK : IN STD_LOGIC; --信号源时钟
DOUT : OUT STD_LOGI
www.eeworm.com/read/463246/7185647
vhd cnt8b.vhd
LIBRARY IEEE; --正弦信号发生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT8B IS
PORT ( CLK : IN STD_LOGIC; --信号源时钟
DOUT : OUT STD_LOGIC
www.eeworm.com/read/461349/7228690
m bpsk.m
%BPSK调制解调系统****************
clear all
m=20;
a=randsrc(1,m,[-1,1]);%随机产生2psk的信号比特1或-1
%原始信号抽样
len=length(a);
aa=1;
Rs=1600;
nn=10;
fs=nn*Rs;
Ts=1/Rs;
al=
www.eeworm.com/read/460020/7258790
m example9_6.m
%基于BP神经网络的PID控制
clear all;
close all;
xite=0.25;
alfa=0.05;
S=1; %信号类型
IN=4;H=5;Out=3; %神经网络结构
if S==1 %阶跃信号
wi=[-0.6394 -0.2696 -0.3756 -0.7023;
-0.8603 -0.2013 -0
www.eeworm.com/read/459336/7276993
v clock_gen.v
// Clock_Gen.v
/****************为LCD_Drvier模块产生500Hz的时钟信号**************/
module Clock_Gen(clk_48M,rst,clk_LCD);
input clk_48M,rst; //rst为全局复位信号（高电平有效）
output
www.eeworm.com/read/455600/7369629
a51 sh605.a51
;定义端口
SCL EQU P1.0;
SDA EQU P1.1;
;开始信号的传递
START: CLR SCL;
SETB SDA;
ACALL DELAY;
SETB SCL;
ACALL DELAY;
CLR SDA;
ACALL DELAY;
CLR SCL;
RET;
;停止信号的传递
STOP: CLR SCL;
CLR SD
www.eeworm.com/read/455332/7373247
vhd display.vhd
library ieee;
use ieee.std_logic_1164.all;
entity DISPLAY is
port(d:in std_logic_vector(3 downto 0);----连接seltime扫描部分d信号
q:out std_logic_vector(6 downto 0));----输出段选信号（电平）
end DISPLAY;
www.eeworm.com/read/451632/7461049
vhd cnt32b.vhd
LIBRARY IEEE; --正弦信号发生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT32B IS
PORT ( CLK : IN STD_LOGIC; --信号源时钟
DOUT : OUT STD_LOGI