代码搜索：小信号

找到约 10,000 项符合「小信号」的源代码

代码结果 10,000
热门代码： main.c GPIO I2C SPI UART timer interrupt ADC PWM LED
www.eeworm.com/read/275630/10806587

m dm10202.m

% dm10202 % 冲激信号的傅里叶变换及频谱分析 syms t w ; %定义符号变量 ut1 = sym('Heaviside(t+0.5)-Heaviside(t-0.5)'); %脉宽为1的矩形脉冲信号 subplot(211);
·
www.eeworm.com/read/419451/10867584

m s_gps_ins_position_sp_demo.m

%GPS/INS组合导航 %%%%%%%%%%%%%%%%%% %edit by horsejun %%%%%%%%%%%%%%%%%% %量测信号： 位置 %INS输出数据由simulink计算得出 %参考文献《GPS导航原理与应用》——王惠南 clear clc %得到轨迹信号 load ode500 Re = 6378245;
·
www.eeworm.com/read/271526/10990183

c 测频.c

//测频.c : source file for the 测频 project // /************************************************************************** 板子：BWJL－A　060918 时间：2007年6月25－27日 输出：数码管显示 目的：测输入频率 输入：信号发生器信号 程序解释：1、关于f
·
www.eeworm.com/read/470937/6902112

vhd fenpinpwm20m_10k.vhd

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity fenpinpwm20M_10k is port( clk:in std_logic; ------时钟信号20MhZ fout:out std_logic); -----频率信号输
·
www.eeworm.com/read/470937/6902114

vhd fenpinadc0809.vhd

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity fenpinadc0809 is port( clk:in std_logic; ------时钟信号20MhZ fout:out std_logic); -----频率信号输出500K
·
www.eeworm.com/read/461349/7228688

m bpsk_pet.m

echo off m=10000; ran(1,1:m)=randn(1,m); a=zeros(1,m); %随机产生qpsk的信号比特1或-1=zeros(1,m); %随机产生2psk的信号比特1或-1 for i=1:m
·
www.eeworm.com/read/461349/7228693

m bpsk_pe.m

echo off m=10000; ran(1,1:m)=randn(1,m); a=zeros(1,m); %随机产生qpsk的信号比特1或-1=zeros(1,m); %随机产生2psk的信号比特1或-1 for i=1:m
·
www.eeworm.com/read/461162/7232489

m dm10202.m

% dm10202 % 冲激信号的傅里叶变换及频谱分析 syms t w ; %定义符号变量 ut1 = sym('Heaviside(t+0.5)-Heaviside(t-0.5)'); %脉宽为1的矩形脉冲信号 subplot(211);
·
www.eeworm.com/read/459044/7283922

m framestatusconversiondemoresult3.m

>> whos Name Size Bytes Class FrameFmt 6x2 96 double array % 基于帧的信号 SampleOut 2x2x3 96 double array % 基于样值的信号 SmplFmt 2x2x3 96 doub
·
www.eeworm.com/read/398993/7904150

vhd ask.vhd

library ieee; use ieee.std_logic_1164.all; entity ask is port(clk: in std_logic;--系统时钟 start: in std_logic;--启动信号 base_input: in std_logic;--基带信号 ask: out std_logic;--已调
·