代码搜索：光信号检测
找到约 10,000 项符合「光信号检测」的源代码
代码结果 10,000
www.eeworm.com/read/464287/7166597
m a58.m
load noispol;
s=noispol;
%==========================
%用db3小波进行4层分解
[c,l]=wavedec(s,4,'db3');
subplot(5,1,1);
plot(s);
title('原始信号及各层细节信号重构图');
Ylabel('s');
%==========================
%重构分解结
www.eeworm.com/read/464287/7166804
m a42.m
%装载原始信号并图示之
load noismima;
s=noismima(1:1000);
axis([0 1000 -15 15])
subplot(2,2,1);
plot(s);
title('原始信号');
%==============================
%采用默认阈值、用wdencmp函数进行消噪处理
[thr,sorh,keepapp,crit]=d
www.eeworm.com/read/463246/7185322
vhd cnt32b.vhd
LIBRARY IEEE; --正弦信号发生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT32B IS
PORT ( CLK : IN STD_LOGIC; --信号源时钟
DOUT : OUT STD_LOGI
www.eeworm.com/read/463246/7185363
vhd cnt8b.vhd
LIBRARY IEEE; --正弦信号发生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT8B IS
PORT ( CLK : IN STD_LOGIC; --信号源时钟
DOUT : OUT STD_LOGIC
www.eeworm.com/read/463246/7185566
vhd cnt32b.vhd
LIBRARY IEEE; --正弦信号发生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT32B IS
PORT ( CLK : IN STD_LOGIC; --信号源时钟
DOUT : OUT STD_LOGI
www.eeworm.com/read/463246/7185613
vhd cnt32b.vhd
LIBRARY IEEE; --正弦信号发生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT32B IS
PORT ( CLK : IN STD_LOGIC; --信号源时钟
DOUT : OUT STD_LOGI
www.eeworm.com/read/463246/7185647
vhd cnt8b.vhd
LIBRARY IEEE; --正弦信号发生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT8B IS
PORT ( CLK : IN STD_LOGIC; --信号源时钟
DOUT : OUT STD_LOGIC
www.eeworm.com/read/461349/7228690
m bpsk.m
%BPSK调制解调系统****************
clear all
m=20;
a=randsrc(1,m,[-1,1]);%随机产生2psk的信号比特1或-1
%原始信号抽样
len=length(a);
aa=1;
Rs=1600;
nn=10;
fs=nn*Rs;
Ts=1/Rs;
al=
www.eeworm.com/read/460020/7258790
m example9_6.m
%基于BP神经网络的PID控制
clear all;
close all;
xite=0.25;
alfa=0.05;
S=1; %信号类型
IN=4;H=5;Out=3; %神经网络结构
if S==1 %阶跃信号
wi=[-0.6394 -0.2696 -0.3756 -0.7023;
-0.8603 -0.2013 -0
www.eeworm.com/read/459336/7276993
v clock_gen.v
// Clock_Gen.v
/****************为LCD_Drvier模块产生500Hz的时钟信号**************/
module Clock_Gen(clk_48M,rst,clk_LCD);
input clk_48M,rst; //rst为全局复位信号（高电平有效）
output