代码搜索：信号路径优化
找到约 10,000 项符合「信号路径优化」的源代码
代码结果 10,000
www.eeworm.com/read/488093/6496232
v clock.v
/* 信号定义：
clk： 标准时钟信号，本例中，其频率为4Hz；
clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz；
mode： 功能控制信号； 为0：计时功能；
为1：闹钟功能；
为2：手动校时功能；
turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟；
若长时间按住该键，还可使秒信号清零，用于精确调时；
ch ...
www.eeworm.com/read/156808/11762665
v xiaolizi1588.v
/*信号定义
clk:时钟信号，取频率值1HZ;
decide:电信局反馈回来的信号，代表话务种类，01表示市话，10表示长话，11表示特话；
dispmoney:用来显示卡内的余额，其单位为角，假定最大数值为500角；
disptime:显示本次通话的时间；
write,read:当write信号下降沿来到时写卡，当话卡插入，read信号变高时读卡；
warn:余额过少时的告警信 ...
www.eeworm.com/read/272478/10956533
txt adm-ldm.txt
fs=100; %抽样频率
fm=fs/100; %信号频率
A=10; %信号幅度
t_ldm=1; %LDM步长
t_adm_min=1/8; %ADM最小步长
www.eeworm.com/read/455719/7367756
v passed_lock.v
module passed_lock(
clk,
resetb,
cmd,
alarmed,
passed,
password,
main_state,
try_count
);
input clk; //输入时钟信号
input resetb; //输入复位信号
inpu
www.eeworm.com/read/455719/7367757
bak passed_lock.v.bak
module passed_lock(
clk,
resetb,
cmd,
alarmed,
passed,
password,
main_state,
try_count
);
input clk; //输入时钟信号
input resetb; //输入复位信号
inpu
www.eeworm.com/read/308146/13707312
txt clk.txt
时钟发生器
时钟发生器 clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU的其他部件。其中fetch是外来时钟 clk 的八分频信号。利用fetch的上升沿来触发CPU控制器开始执行一条指令，同时fetch信号还将控制地址多路器输出指令地址和数据地址。clk1信号用作指令寄存器、累加器、状态控制器的时钟信号。alu_clk 则用于触发算 ...
www.eeworm.com/read/285356/8847534
txt dijkstra 贪心法.txt
Dijkstra 贪心法求单源最短路径2007-12-14 00:13
问题描述
给定一个带权有向图 G=(V,E) ，其中每条边的权是一个非负实数。
另外，还给定 V 中的一个项点，称为源。
现在我们要计算从源到所有其他各项点的最短路径长度。
这里的长度是指路上各边权之和。
这个问题通常称为单源最短路径问题。
算法基本思想
Dijkstra算法是解单源最短路径 ...
www.eeworm.com/read/192379/8384438
pdf 第一章 数字信号处理 计算 程序 算法和硬线逻辑的基本概念.pdf
www.eeworm.com/read/389296/8534328
pdf 第一章 数字信号处理 计算 程序 算法和硬线逻辑的基本概念.pdf
www.eeworm.com/read/455738/7367324