搜索：xilinx ise 是什么？

VHDL/FPGA/Verilog 利用XC9572－PQ44（Xilinx CPLD）制作的一款家用防盗报警器的Verilog源代码及原理图

利用XC9572－PQ44（Xilinx CPLD）制作的一款家用防盗报警器的Verilog源代码及原理图，当房门打开后，15秒内若没有按下Key1,则会自动拨打设定手机号（当然，要另连接一台手机）

https://www.eeworm.com/dl/663/465980.html

下载: 24

查看: 1095

技术资料  license12x

一套用于Xilinx ISE Design Suite 13.3的许可证管理工具，支持多版本开发环境配置与授权验证，适用于FPGA设计与开发人员。

https://www.eeworm.com/dl/1000448.html

下载: 3

查看: 24

Xilinx ISE License FPGA

其他  用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。

用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。

https://www.eeworm.com/dl/534/399143.html

下载: 60

查看: 1180

xilinx vhdl 乘法器二进制

其他嵌入式/单片机内容  运算器的实现

运算器的实现，即实验指导书中的实验一，文件中包含有原代码及端口设置（可变），用vrilog HDL编程，Xilinx ISE 6仿真，并在实际电路中得到实现．

https://www.eeworm.com/dl/687/178938.html

下载: 183

查看: 1044

运算器

本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。 Vivado软件相比于ISE的一大转变就是约束文件，ISE软件支持的是UCF(User Constraints File)，而Vivado软件转换到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(Synopsys Design Constraints)标准，另外集成了Xilinx的一些约束标准，可 ...

https://www.eeworm.com/dl/517755.html

下载: 1

查看: 307

VIVADO 集成开发环境时序约束

软件设计/软件工程  C++是一门语言,语言是什么您知道吗??就是让计算机执行某一操作的语句集合,C++什么都可以做,做什么都可以.就像其它语言一样

C++是一门语言,语言是什么您知道吗??就是让计算机执行某一操作的语句集合,C++什么都可以做,做什么都可以.就像其它语言一样

https://www.eeworm.com/dl/684/377509.html

下载: 114

查看: 1068

语言计算机操作

VHDL/FPGA/Verilog 该代码为配合7号信令模块MK50H27的cpld(xilinx 95144)的逻辑代码,其中包括了VHDL及原理图.

该代码为配合7号信令模块MK50H27的cpld(xilinx 95144)的逻辑代码,其中包括了VHDL及原理图.

https://www.eeworm.com/dl/663/168829.html

下载: 173

查看: 1121

xilinx 95144 cpld VHDL

嵌入式/单片机编程  ATmega128实验板简要介绍：主要芯片： CPU:ATmega128L SRAM:SR61L256BS-8 CPLD:XILINX XC95144XL SFLAS

ATmega128实验板简要介绍：主要芯片： CPU:ATmega128L SRAM:SR61L256BS-8 CPLD:XILINX XC95144XL SFLASH:AT45DB081B ETHERNET:CS8900A USB:PDIUSBD12 LCD:122x32 LMC62_095_M POWER:LM2596S-3.3 RS232:MAX3232 软件：RS232,SRAM,CPLD调试通过，uCosII可以运行，ethernet部分没有完成，usb完成了一部分。 ...

https://www.eeworm.com/dl/647/349140.html

下载: 154

查看: 1135

ATmega 128 XILINX 95144

其他书籍  该篇电子文档及其附件详细介绍了xilinx公司FPGA开发工具中ChipScope工具的使用方法,并给出了例子程序,非常实用.

该篇电子文档及其附件详细介绍了xilinx公司FPGA开发工具中ChipScope工具的使用方法,并给出了例子程序,非常实用.

https://www.eeworm.com/dl/542/279261.html

下载: 135

查看: 1080

ChipScope xilinx FPGA 电子

微处理器开发  第1 章体系结构第1 问: Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式 A:复位后的模式,即管理模式.

第1 章体系结构第1 问: Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式 A:复位后的模式,即管理模式.

https://www.eeworm.com/dl/655/445931.html

下载: 79

查看: 1089

模式 CPU mov LR

搜索结果

按分类筛选