搜索结果

找到约 6,273 项符合 vhdl 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 内容摘要:在简单介绍算术编码和自适应算术编码的基础上

内容摘要:在简单介绍算术编码和自适应算术编码的基础上,介绍了利用FPGA器件并通过VHDL语言描述实现自适应算术编码的过程。整个编码系统在LTERA公司的MAX+plus Ⅱ软件上进行了编译仿真,测试结果表明:编码器各个模块的设计在速度和资源利用两方面均达到了较优的状态,可以满足实时编码的要求。 ...
https://www.eeworm.com/dl/663/488928.html
下载: 40
查看: 1163

技术资料 一个是雷达模拟跟踪,基于FPGA/CPLD的,还有一个是SDIO的驱动程序

其中两个项目自己做的:一个是雷达模拟跟踪,基于FPGA/CPLD的,里面包含了PCB和VHDL码,还有一个是SDIO的驱动程序(包括PCB原理图,SDIO协议方面的资料还有就是源码,这项目可用),还有一些嵌入式方面的资料,如TCP/IP协议栈的实现,FPGA的一些仿真实例 ...
https://www.eeworm.com/dl/859280.html
下载: 6
查看: 7066

技术资料 高性能FPGA的典型应用领域

目前以硬件描述语言(Verilog 或 VHDL)所完成的电路设计,可以经过简单的综合与布局,快速的烧录至 FPGA 上进行测试,是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面 ...
https://www.eeworm.com/dl/945891.html
下载: 9
查看: 4852

技术资料 基于Matlab的图像复原算法的研究

FIR滤波器在数字信号处理领域有着广泛的使用,本人仿真实现了一种基于FPGA的FIR滤波器。通过Matlab中的Hamming窗设计方法确定了20阶FIR滤波器的响应系数,然后在VHDL中用Process声明实现了该滤波器,并对滤波器进行了滤波仿真,结果表明所设计的FIR滤波器符合设计要求。 ...
https://www.eeworm.com/dl/975844.html
下载: 1
查看: 7469

教程资料 Xmodem协议中CRC算法的FPAG实现

基于解决Xmodem协议中CRC校验的目的,以经典的LFSR硬件电路为基础,采用了按字节并行运算CRC校验码,以及多字节CRC算法的方法。在Quartus II环境下,通过以VHDL语言仿真试验,得出Xmodem协议中CRC校验,以多字节循环并行CRC算法能够满足高速实时性要求的结论。 ...
https://www.eeworm.com/dl/fpga/doc/32523.html
下载: 196
查看: 1132

可编程逻辑 Xmodem协议中CRC算法的FPAG实现

基于解决Xmodem协议中CRC校验的目的,以经典的LFSR硬件电路为基础,采用了按字节并行运算CRC校验码,以及多字节CRC算法的方法。在Quartus II环境下,通过以VHDL语言仿真试验,得出Xmodem协议中CRC校验,以多字节循环并行CRC算法能够满足高速实时性要求的结论。 ...
https://www.eeworm.com/dl/kbcluoji/39917.html
下载: 83
查看: 1082

其他书籍 IP核生成器生成 ip 后有两个文件对我们比较有用

IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则 asyn_fifo.veo 给出了例化该核方式(或者在 Edit->Language Template->COREGEN 中找到 verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库 的模块,仿真时该文件也要加入工程。 ...
https://www.eeworm.com/dl/542/176803.html
下载: 38
查看: 1041

VHDL/FPGA/Verilog 在数字电路中

在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述,在源代码中完成对时钟信号 CLK 的 2 分频, 4 分频, 8 分频, 16 分频。 这也是最简单的分频电路,只需要一个计数器即可。 ...
https://www.eeworm.com/dl/663/188453.html
下载: 114
查看: 1080

其他书籍 论文针对数字通信系统中

论文针对数字通信系统中,由于码间串扰(ISI)和信道加性噪声的干扰,导致信号在接收端产生误码,设计了基于LMS算法的自适应均衡器(滤波器),并通过硬件描述语言VHDL和现场可编程逻辑器件FPGA实现均衡器的硬件实现。是一篇标准的毕业论文,有需要的朋友可以拿来做参考 ...
https://www.eeworm.com/dl/542/311472.html
下载: 29
查看: 1091

matlab例程 分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点

分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点, 然后结合FSK 信号的产生原理,给出了如何利用DSP Builder 模块库建立FSK 信号发生器模 型,以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法,并在modelsim 中对FSK 信号发生器进行RTL 级仿真,最后介绍了在FPGA 芯片中实现FSK 信号发生器的设 ...
https://www.eeworm.com/dl/665/314983.html
下载: 117
查看: 1139