搜索：vhdl - 虫虫下载站

其他书籍  本书的)4一个持色是从FPGA设计的角度出发．别祈了vHD巳语法的特点以及它们的正确使用方沈

本书的)4一个持色是从FPGA设计的角度出发．别祈了vHD巳语法的特点以及它们的正确使用方沈，将初学者在运用vHDL语吉进行FPrjA设计中会遇到的疑惑，— 点拨清楚。并纪合作者的多年FPGA设计经验，讲述厂许多EDA设计思想v并贯穿全书始终。 ...

https://www.eeworm.com/dl/542/196493.html

下载: 99

查看: 1083

FPGA vHD 角度正

系统设计方案  本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片

本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片，用VHDL语言描述的。它除开关、时钟和显示功能以外，它还包括1/100s计时器所有的控制和定时功能，其体积小，携带方便。

https://www.eeworm.com/dl/678/209455.html

下载: 35

查看: 1086

计时器竞赛芯片

VHDL/FPGA/Verilog Spartan 3 Digilent Demo:This demo drives the perphrials on the Spartan 3 board. This drives a simple

Spartan 3 Digilent Demo:This demo drives the perphrials on the Spartan 3 board. This drives a simple pattern to the VGA port, connects the switches to the LEDs, buttons to each anode of the seven segment decoder. The seven segment decoder has a simple counter running on it, and when SW0 is in the up ...

https://www.eeworm.com/dl/663/226947.html

下载: 137

查看: 1102

Spartan drives This perphrials

其他  MEALY状态机的输出是现态和输入的函数.在SRAM控制器状态机中,写有效WE不仅和WRITE状态有关,还和总线命令WRITE_MASK有关.这样,输出WE信号按设计要求表示为现态WRITE和现态输入

MEALY状态机的输出是现态和输入的函数.在SRAM控制器状态机中,写有效WE不仅和WRITE状态有关,还和总线命令WRITE_MASK有关.这样,输出WE信号按设计要求表示为现态WRITE和现态输入WRITE_MASK的函数.本程序基于VHDL,开发环境为MAXPLUS2

https://www.eeworm.com/dl/534/269082.html

下载: 189

查看: 1267

WRITE WRITE_MASK MEALY SRAM

技术资料  DCT域数字水印算法的FPGA实现

提出一种基于DCT域的数字水印算法，并用FPGA硬件实现其中关键部分DCT变换。采用VHDL语言有效设计和实现DCT变换，分析与仿真结果表明：与软件实现相比，用FPGA实现水印算法具有高速实时处理的优点。因此，该设计是一种很有吸引力的硬件实现解决方案。 ...

https://www.eeworm.com/dl/946777.html

下载: 4

查看: 4259

FPGA 数字水印

技术资料  出租车计费器

车租车计费系统的设计，采用VHDL描述语言设计，费用的计算是按行驶里程收费，设出租车的起价为5.00元，当里程小于3km时，按起价计算收费；当里程大于3km时每公里按1.3元计费。等待累计时间超过2min，按每分钟1.5元计费。

https://www.eeworm.com/dl/983613.html

下载: 2

查看: 8115

出租车计费器

技术资料  Altera CAM

Altera没有CAM的IP core。此文件是一个自己设计的65x256的CAM VHDL和Verilog源文件，用于存放MAC地址和IP地址的查找表。修改内部参数可以实现不同宽度和深度的查找表。已基于EP2AGX125EF35I3编译通过，需要消耗18个M9K RAM。

https://www.eeworm.com/dl/995137.html

下载: 2

查看: 85

FPGA 查找表 CAM设计 VHDL/Verilog

技术资料  EDA七段数码管控制接口

此资源采用VHDL语言实现，专为EDA设计的七段数码管控制接口。基于现代数字电路设计标准，该程序提供了高效且灵活的显示控制方案，适用于多种应用场景，如计数器和时钟显示等。其结构清晰、逻辑严谨，是学习和开发相关项目的理想选择。 ...

https://www.eeworm.com/dl/996064.html

下载: 1

查看: 77

VHDL EDA 数字电路七段数码管

技术资料  基于FPGA的实用电子称

以现场可编程门阵列FPGA为核心控制部件,并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡE系列的XC2S100E芯片上编程实现；系统的硬件部分包括FPGA最小系统板，数据采集、人机交互界面三大部分。最小系统部分主要是扩展了外部数据存储器，数据采集部分由压力传感器、信号的前级处理和A/D转换部分组成。人机界面部分为键 ...

https://www.eeworm.com/dl/925802.html

下载: 8

查看: 8774

FPGA

教程资料  基于FPGA的栈空间管理器的研究和设计

提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构，使堆栈空间最小化。采用VHDL硬件语言，在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成，主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。 ...

https://www.eeworm.com/dl/fpga/doc/32667.html

下载: 113

查看: 1084

FPGA 栈空间管理器

搜索结果

按分类筛选