搜索结果

找到约 6,273 项符合 vhdl 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 最完整最实用的8051的软核

最完整最实用的8051的软核,用VHDL语言编写全部原代码,并有详细的注释介绍,对开发增强型多功能单片机或RSIC单片机内核和单片机SOC应用非常有参考价值
https://www.eeworm.com/dl/663/130063.html
下载: 165
查看: 1058

VHDL/FPGA/Verilog 本专题之研究

本专题之研究,为使用硬件描述语言VHDL规划成自己所需要的硬件控制电路,配合上FPGA可程序化硬件设备中的相关模组,而发展出一套数位电子钟之控制器实现。
https://www.eeworm.com/dl/663/184807.html
下载: 63
查看: 1035

VHDL/FPGA/Verilog 这是我电子线路测试的作业

这是我电子线路测试的作业,在FPGA板上实现数字钟,(Max2环境)采用VHDL语言编写,非常适合初学者。具备24小时计时,校时,低高音整点报时,定时和多重功能选择的功能。
https://www.eeworm.com/dl/663/189835.html
下载: 29
查看: 1086

软件设计/软件工程 synopsis的有限状态机编码方法的文档。 针对synopsis的综合环境

synopsis的有限状态机编码方法的文档。 针对synopsis的综合环境,根据其综合工具的特点说明安全可靠、速度适合的FSM编码风格。 FSM coding style under synopsis. Used for verilog or vhdl designer. Good study data for ASIC newhand.
https://www.eeworm.com/dl/684/366780.html
下载: 102
查看: 1063

VHDL/FPGA/Verilog MCPU is a minimal cpu aimed to fit into a 32 Macrocell CPLD - one of the smallest available programm

MCPU is a minimal cpu aimed to fit into a 32 Macrocell CPLD - one of the smallest available programmable logic devices. While this CPU is not powerful enough for real world applications it has proven itself as a valuable educational tool. The source code is just a single page and easily understood. ...
https://www.eeworm.com/dl/663/414314.html
下载: 102
查看: 1099

其他 基于FPGA的信号采集及频谱分析

基于FPGA的信号采集及频谱分析,用VHDL编写,压缩包里是Quartus下的工程。AD采样用状态机实现,并存入LPM_RAM。设计了一个UART模块(也是状态机实现的),可将数据发到PC机上。
https://www.eeworm.com/dl/534/493788.html
下载: 145
查看: 1162

技术资料 华为verilog教程

华为verilog教程,非常精简的教程,特别适合有VHDL基础想转学verilog的人做参考书,每一章节都恰到好处的把内容讲清楚又没有过多的不相关内容影响查阅速度
https://www.eeworm.com/dl/869377.html
下载: 3
查看: 7040

技术资料 maxplus2crack

Altera公司的免费PLD开发软件Altera公司的免费PLD开发软件,界面与标准版的MaxplusII完全一样,只支持MAX7000和MAX3000系列器件,本身支持不复杂的VHDL和Verilog综合,软件较小
https://www.eeworm.com/dl/877258.html
下载: 5
查看: 3393

技术资料 8位单片机与以太网控制器RTL8029接口的V H D L 设计

以CPLD 为器件,采用VHDL 语言,设计了51 单片机与32 位PCI 总线以太网控制器RTL8029 之间的接口逻辑, 实现了8 位单片机与32 位以太网控制器之间的通信。
https://www.eeworm.com/dl/909757.html
下载: 2
查看: 3698

技术资料 基于CPLD的多通道数据采集系统设计

设计了以CPLD 为核心处理芯片的多路数据采集系统,按照正确的时序直接控制AD676和双端口RAM的工作, 所有这些功能都采用VHDL语言进行描述。关键词:CPLD, AD676, V
https://www.eeworm.com/dl/918134.html
下载: 6
查看: 5026