搜索：vhdl - 虫虫下载站

技术资料  期刊论文：基于FPGA的智能控制器设计及测试方法研究

·论文摘要：通过模糊自整定PID控制器的设计，本文提出了一种基于VHDL描述、DSP&nbsp;Builder和Modelsim混合仿真、FPGA实现的智能控制器设计及测试新方法。首先，通过MATLAB仿真，得出智能控制器的结构和参数。然后，基于VHDL进行智能控制器的数字化实现及其开环测试。在此基础上，通过分析一般智能控制器的测试特点，采用D ...

https://www.eeworm.com/dl/936736.html

下载: 10

查看: 4515

FPGA 期刊

教程资料  基于FPGA的乐曲硬件演奏电路设计的实现

基于FPGA的乐曲硬件演奏电路设计的实现，有完整的VHDL代码，并有PDF详细说明如何下载及跳线设置，并“梁祝”在GW48系列开发平台上下载调试成功。音乐优美

https://www.eeworm.com/dl/fpga/doc/18486.html

下载: 63

查看: 1186

FPGA 硬件电路设计

VHDL/FPGA/Verilog interleaver即交织器

interleaver即交织器，里面包含有C,VHDL,VRILOG HDL三种语言写的交织器, 包括各种各样的组合达六七十种，描写详尽，是一个难得的学习交织器的材料

https://www.eeworm.com/dl/663/172729.html

下载: 160

查看: 1106

interleaver 交织器

VHDL/FPGA/Verilog 基于FPGA的乐曲硬件演奏电路设计的实现

基于FPGA的乐曲硬件演奏电路设计的实现，有完整的VHDL代码，并有PDF详细说明如何下载及跳线设置，并“梁祝”在GW48系列开发平台上下载调试成功。音乐优美

https://www.eeworm.com/dl/663/185745.html

下载: 125

查看: 1113

FPGA 硬件电路设计

VHDL/FPGA/Verilog CPLD可编程逻辑芯片上实现信号发生器的方法和步骤

CPLD可编程逻辑芯片上实现信号发生器的方法和步骤，系统采用自顶向下的设计方法，以硬件描述语言VHDL和原理图为设计输入，利用模块化单元构建系统。

https://www.eeworm.com/dl/663/406158.html

下载: 142

查看: 1053

CPLD 可编程逻辑芯片信号发生器

文章/文档  本文描述的是数字式频率计的设计过程

本文描述的是数字式频率计的设计过程，其中包含了所用到的VHDl语言的源代码，和仿真图型，是比较完整描述的设计数字频率计的文章

https://www.eeworm.com/dl/652/451023.html

下载: 201

查看: 1079

数字式频率计过程

论文  基二流水线FFT设计

本资料描述了一种基二的流水线型FFT，用了比较新颖的结构，减少了硬件的消耗，优化了设计，以模块化设计，更容易利用VHDL或其他硬件语言描述

https://www.eeworm.com/dl/518087.html

下载: 2

查看: 83

FFT 流水线 FPGA pipeline

技术资料  Max7000系列可编程器件在DSP系统设计中的应用

本文介绍了 MAX7000 系列CPLD 器件在DSP 接口电路中的应用，重点介绍了TMS3202××系列DSP 和存储器，LCD 接口的方法，并辅以VHDL 源程序的例子。关键

https://www.eeworm.com/dl/904470.html

下载: 6

查看: 9067

7000

技术资料  用CPLD实现DSP与背板VME总线之间的连接

介绍了采用CPLD 实现DSP 芯片TMS320C6713 和背板VME 总线之间高速数据传输的系统设计方法。设计中采用VHDL 语言对CPLD 进行编程。同时由于CPLD 的现场可编程

https://www.eeworm.com/dl/909343.html

下载: 1

查看: 7418

CPLD

技术资料  VCS / Scirocco0

Scirocco Scirocco是迄今为止性能最好的VHDL模拟器，并且是市场上唯一为SoC验证度身定制的模拟工具。它与VCS一样采用了革命性的模拟技术

https://www.eeworm.com/dl/928432.html