搜索：vhdl - 虫虫下载站

---实现的部分VHDL 程序如下。　　--- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 downto 0) --- parity <= parity ...

https://www.eeworm.com/dl/684/214662.html

下载: 179

查看: 1186

clk1x std_logic_vector length_no elsif

VHDL/FPGA/Verilog 文中给出了用VHDL实现三角波正弦波方波的代码, 可以在maxPLUX2上运行,

文中给出了用VHDL实现三角波正弦波方波的代码, 可以在maxPLUX2上运行,

https://www.eeworm.com/dl/663/229358.html

下载: 54

查看: 1171

maxPLUX2 VHDL 三角波正弦波

VHDL/FPGA/Verilog VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用

VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用

https://www.eeworm.com/dl/663/301720.html

下载: 175

查看: 1068

VHDL 汉纠错码编写

VHDL/FPGA/Verilog 100个简单而使用的以 Quartus软件为基础的 VHDL程序看看对你会有一定的帮助

100个简单而使用的以 Quartus软件为基础的 VHDL程序看看对你会有一定的帮助

https://www.eeworm.com/dl/663/314047.html

下载: 106

查看: 1129

Quartus VHDL 100 软件

VHDL/FPGA/Verilog 8位CPU的VHDL设计,16条指令系统,以及部分测试代码,开发工具是quartusii_60_pc

8位CPU的VHDL设计,16条指令系统,以及部分测试代码,开发工具是quartusii_60_pc

https://www.eeworm.com/dl/663/325680.html

下载: 145

查看: 1151

quartusii VHDL CPU 16

VHDL/FPGA/Verilog 用VHDL语言编程在EPM7128SLC8—15数电实验开发板上实现贪吃蛇游戏

用VHDL语言编程在EPM7128SLC8—15数电实验开发板上实现贪吃蛇游戏，附有EPM7128SLC8—15数电实验开发板的样图

https://www.eeworm.com/dl/663/333794.html

下载: 69

查看: 1235

VHDL 7128 SLC8 EPM

VHDL/FPGA/Verilog 基于VHDL的LCD显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用

基于VHDL的LCD显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用

https://www.eeworm.com/dl/663/342231.html

下载: 94

查看: 1141

VHDL LCD 显示程序

搜索结果

按分类筛选

VHDL/FPGA/Verilog 电子时钟VHDL程序与仿真 10进制计数器设计与仿真 6进制计数器设计与仿真

USB编程  usb 代码用VHDL编写方便初学者使用学习有什么不明白的大家可以回复互相交流

VHDL/FPGA/Verilog 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。

软件设计/软件工程  ---实现的部分VHDL 程序如下。　　--- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no)