搜索：verilog learning - 虫虫下载站

技术资料  SRAM测试程序及应用

sram的测试程序，用verilog编写，对sram进行读写操作，学习fpga的可以借鉴一下。包括完整的测试代码及工程文件，还有测试文件及仿真波形。非常适合初学。

https://www.eeworm.com/dl/876144.html

下载: 6

查看: 2795

SRAM 测试程序

技术资料  基于FPGA的I2C总线控制器的设计

本文利用Verilog HDL语言在FPGA上实现IC总线的规范，又简要介绍了Quartus Ⅱ设计环境和设计方法，以及FPGA的设计流程。在此基础上，重点介绍了I

https://www.eeworm.com/dl/885304.html

下载: 3

查看: 2365

FPGA

技术资料  sdram.rar

SDRAM控制器，Verilog源码。适用SDRAM芯片：三星KM416S1120D，NEC uPD4516161AG5，OKI MSM56V1616，有详细的说明，可直接使用！

https://www.eeworm.com/dl/887285.html

下载: 6

查看: 1687

sdram

技术资料  可编程逻辑系统的VHDL设计技术 395页 12.3M.PDF

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->可编程逻辑系统的VHDL设计技术 395页 12.3M.PDF

https://www.eeworm.com/dl/940708.html

下载: 10

查看: 9118

VHDL 12.3

技术资料  CRC编码

想要快速实现高效数据校验？本资源提供基于FPGA的Verilog CRC编码实现，代码简洁、逻辑清晰，适合嵌入式系统开发中提升数据传输可靠性。

https://www.eeworm.com/dl/1004434.html

下载: 2

查看: 29

CRC编码 FPGA设计 Verilog 数据校验

VC书籍  Handel-C语言的学习文档。Handel-C语言由C/C++演化而来

Handel-C语言的学习文档。Handel-C语言由C/C++演化而来，可以自动实现C到VHDL、C到Verilog、C到EDIF等转换。在DK环境中，DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)，进而通过FPGA实现，从而保证了各种复杂的高难算法在工程应用的实时性。 ...

https://www.eeworm.com/dl/686/385602.html

下载: 159

查看: 1128

Handel-C 语言文档

教程资料  基于FPGA的can 总线设计

基于FPGA的can 总线设计，采用verilog语言编写。在FPGA的开发环境下，新建一个工程，然后将本文件中的各个源代码添加进工程里，即可运行仿真。

https://www.eeworm.com/dl/fpga/doc/18628.html

下载: 41

查看: 1142

FPGA can 总线设计

压缩解压  基于FPGA的can 总线设计

基于FPGA的can 总线设计，采用verilog语言编写。在FPGA的开发环境下，新建一个工程，然后将本文件中的各个源代码添加进工程里，即可运行仿真。

https://www.eeworm.com/dl/617/172338.html

下载: 80

查看: 1133

FPGA can 总线设计

技术资料  赛灵思FPGA初学例程（很适合初学者）

该文件包含五个赛灵思FPGA的例程，例程详细讲解了如何利用Verilog 语言编写程序，同时给出了仿真程序及约束文件的编写，很适合初学者！

https://www.eeworm.com/dl/868688.html

下载: 2

查看: 2240

赛灵思 FPGA 例程

技术资料  FPGA分频器设计

基于FPGA的分频器设计实现奇偶分频及特殊分频方式，采用Verilog硬件描述语言构建高效时序逻辑，支持灵活配置与稳定输出。适用于数字系统时钟管理场景。

https://www.eeworm.com/dl/1000236.html