搜索结果

找到约 5,359 项符合 verilog hdl 是什么? 的查询结果

按分类筛选

显示更多分类

技术资料 SRAM测试程序及应用

sram的测试程序,用verilog编写,对sram进行读写操作,学习fpga的可以借鉴一下。 包括完整的测试代码及工程文件,还有测试文件及仿真波形。非常适合初学。
https://www.eeworm.com/dl/876144.html
下载: 6
查看: 2795

技术资料 sdram.rar

SDRAM控制器,Verilog源码。适用SDRAM芯片:三星KM416S1120D,NEC uPD4516161AG5,OKI MSM56V1616,有详细的说明,可直接使用!
https://www.eeworm.com/dl/887285.html
下载: 6
查看: 1687

技术资料 CRC编码

想要快速实现高效数据校验?本资源提供基于FPGA的Verilog CRC编码实现,代码简洁、逻辑清晰,适合嵌入式系统开发中提升数据传输可靠性。
https://www.eeworm.com/dl/1004434.html
下载: 2
查看: 29

文件格式 浅析VC与matlab接口编程,浅析VC与MATLAB联合编程<一>、<二>,<三>部分中

浅析VC与matlab接口编程,浅析VC与MATLAB联合编程<一>、<二>,<三>部分中,简单介绍了VC和MATLAB接口的两种方法,初学者可能会问为什么要用VC和MATLAB接口,接口的实质又是什么。<四>到<六>举例和讲解一些难点。<七><八>——编译器的使用。<九>——综合举例 ...
https://www.eeworm.com/dl/639/410466.html
下载: 114
查看: 1070

教程资料 基于FPGA的can 总线设计

基于FPGA的can 总线设计,采用verilog语言编写。在FPGA的开发环境下,新建一个工程,然后将本文件中的各个源代码添加进工程里,即可运行仿真。
https://www.eeworm.com/dl/fpga/doc/18628.html
下载: 41
查看: 1142

压缩解压 基于FPGA的can 总线设计

基于FPGA的can 总线设计,采用verilog语言编写。在FPGA的开发环境下,新建一个工程,然后将本文件中的各个源代码添加进工程里,即可运行仿真。
https://www.eeworm.com/dl/617/172338.html
下载: 80
查看: 1133

技术资料 赛灵思FPGA初学例程(很适合初学者)

该文件包含五个赛灵思FPGA的例程,例程详细讲解了如何利用Verilog 语言编写程序,同时给出了仿真程序及约束文件的编写,很适合初学者!
https://www.eeworm.com/dl/868688.html
下载: 2
查看: 2240

技术资料 FPGA分频器设计

基于FPGA的分频器设计实现奇偶分频及特殊分频方式,采用Verilog硬件描述语言构建高效时序逻辑,支持灵活配置与稳定输出。适用于数字系统时钟管理场景。
https://www.eeworm.com/dl/1000236.html
下载: 3
查看: 46

技术资料 开根号硬件程序

从基础逻辑门开始,逐步构建8位开根号硬件电路,使用Verilog实现数值计算与余数输出,适合数字电路设计入门者深入理解算法硬件化过程。
https://www.eeworm.com/dl/1004797.html
下载: 3
查看: 45

技术资料 基于FPGA的数字滤波系统实现

采用FPGA实现高效数字滤波系统,基于Verilog硬件描述语言构建,支持可配置滤波器结构。适用于高速信号处理场景,提升系统实时性与灵活性。
https://www.eeworm.com/dl/1006641.html
下载: 3
查看: 39