搜索:verilog hdl 是什么?

找到约 5,359 项符合「verilog hdl 是什么?」的查询结果

结果 5,359
按分类筛选
显示更多分类
https://www.eeworm.com/dl/998423.html 技术资料

频率计

基于Verilog的关于频率计的编程代码,相关都已设定好,可以直接打开在ISE软件上运行。
下载 2
·
查看 50
https://www.eeworm.com/dl/502/31356.html 单片机编程

基于CPLD的单片机PCI接口设计

详细阐述一种利用CPLD 实现的8 位单片机与PCI 设备间的通信接口方案,给出用ABEL HDL编写的主要源程序。该方案在实践中检验通过。
下载 159
·
查看 1039
https://www.eeworm.com/dl/858844.html 技术资料

Allegro技巧

Allegro技巧: 1. Allegro 颜色设定,保存,调入和显示 2. 如何加入不同的via 3. 如何让Allegro 显示实心焊盘 4. 如何让Allegro 与Concept-HDL 实现反向标注
下载 3
·
查看 8196
https://www.eeworm.com/dl/917418.html 技术资料

基于CPLD的单片机PCI接口设计

详细阐述一种利用CPLD 实现的8 位单片机与PCI 设备间的通信接口方案,给出用ABEL HDL编写的主要源程序。该方案在实践中检验通过。
下载 5
·
查看 2317
https://www.eeworm.com/dl/534/141481.html 其他

通俗的介绍了ise的使用方法

通俗的介绍了ise的使用方法,对vhdl和verilog开发的初学者来说是不错的选择
下载 128
·
查看 1070
https://www.eeworm.com/dl/674/202744.html Windows CE

dds设计

dds设计,花了一个星期做的,verilog写的,可生成多种波形,频率范围可上M,性能不错。
下载 152
·
查看 1045
https://www.eeworm.com/dl/663/228929.html VHDL/FPGA/Verilog

在quaters下写的比较数的大小输出

在quaters下写的比较数的大小输出,verilog语言写的,具有状态机和存储器
下载 169
·
查看 1071
https://www.eeworm.com/dl/655/241378.html 微处理器开发

这是一篇关于8位RISC CPU设计的文章

这是一篇关于8位RISC CPU设计的文章,其中包含了用Verilog语言编写的CPU内核程序
下载 86
·
查看 1070
https://www.eeworm.com/dl/663/271190.html VHDL/FPGA/Verilog

i2c slave,这个是I2CBUS接收端的源代码

i2c slave,这个是I2CBUS接收端的源代码,由VERILOG写成,经过综合和调试
下载 161
·
查看 1099
https://www.eeworm.com/dl/534/387959.html 其他

用LSFR实现计数功能

用LSFR实现计数功能,可以减少对寄存器和少一个加法器,涉及verilog的人来说
下载 37
·
查看 1106