搜索：verilog hdl 是什么？

找到约 5,359 项符合「verilog hdl 是什么？」的查询结果

结果 5,359

热门搜索： STM32 FPGA PCB设计电路图 51单片机嵌入式 Arduino MATLAB Verilog Python

https://www.eeworm.com/dl/663/174888.html VHDL/FPGA/Verilog

曼彻斯特编解码

曼彻斯特编解码，是Verilog语言代码，不多介绍了，用途非常广泛了

下载 63

查看 1113

#曼彻斯特 #编解码

https://www.eeworm.com/dl/663/188244.html VHDL/FPGA/Verilog

modelsim工程

modelsim工程，用verilog实现的HDB3编码，以及测试程序testbench

下载 122

查看 1068

#modelsim #工程

https://www.eeworm.com/dl/663/210333.html VHDL/FPGA/Verilog

crc校验功能

crc校验功能，用硬件语言实现，vhdl或者verilog实现。逻辑功能。

下载 77

查看 1083

#crc

https://www.eeworm.com/dl/663/223998.html VHDL/FPGA/Verilog

同步FIFO功能

同步FIFO功能，verilog语言描述，通过了modelsim 6.0 仿真，Quartue综合

下载 167

查看 1066

#FIFO

https://www.eeworm.com/dl/542/242990.html 其他书籍

介绍写状态机的好资料

介绍写状态机的好资料，大家下载啊基于VERILOG的

下载 94

查看 1045

#状态

https://www.eeworm.com/dl/663/291241.html VHDL/FPGA/Verilog

串行数据SPI master的开源控制器

串行数据SPI master的开源控制器，verilog，内附说明

下载 115

查看 1058

#master #SPI #串行数据 #开源

https://www.eeworm.com/dl/663/323121.html VHDL/FPGA/Verilog

两个浮点数相加的加法器

两个浮点数相加的加法器，使用verilog编写

下载 95

查看 1142

#浮点数 #加法器

https://www.eeworm.com/dl/624/334413.html 串口编程

Uart port 是一段不错的

Uart port 是一段不错的，完全可综合的verilog源码

下载 106

查看 1044

#Uart #port

https://www.eeworm.com/dl/534/369982.html 其他

amba3 sva 完全验证的代码

amba3 sva 完全验证的代码，有verilog的和systemverilog的

下载 22

查看 1053

#amba3 #sva #代码

https://www.eeworm.com/dl/663/378506.html VHDL/FPGA/Verilog

FIFO存储电路的设计与实现

FIFO存储电路的设计与实现，用verilog实现fifo的参考设计

下载 155

查看 1052

#FIFO #存储电路