搜索:verilog hdl 是什么?

找到约 5,359 项符合「verilog hdl 是什么?」的查询结果

结果 5,359
按分类筛选
显示更多分类
https://www.eeworm.com/dl/834051.html 技术资料

椭圆曲线加解密算法的verilog实现实验

椭圆曲线加解密算法的verilog实现,帮助初学者有效理解ECC算法。
下载 6
·
查看 4049
https://www.eeworm.com/dl/834053.html 技术资料

利用Verilog设计的16位CPU的设计案例

利用Verilog设计的16位CPU的设计案例,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
下载 8
·
查看 270
https://www.eeworm.com/dl/834088.html 技术资料

ALTERA关于CCD的一些verilog实验程序

ALTERA关于CCD的一些verilog实验程序,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
下载 8
·
查看 5816
https://www.eeworm.com/dl/834999.html 技术资料

硬件描述语言Verilog (第四版)

比较好的Verilog教程。适合初学者。比较详细,比较容易理解
下载 7
·
查看 4538
https://www.eeworm.com/dl/839453.html 技术资料

Verilog数字系统设计-RTLl综合、测试平台与验证

   国外经典verliog教程,深入电路内部结合电路学习verliog,通过数字电路本质来理解和学习verliog语言,才是符合数字逻辑学习规律。
下载 3
·
查看 2661
https://www.eeworm.com/dl/840439.html 技术资料

verilog的 DS18B20例程

基于verilog的DS18B20的代码,用于读取DS18B20的数据并在FPGA开发板上显示
下载 6
·
查看 7646
https://www.eeworm.com/dl/840453.html 技术资料

硬件描述语言Verilog,第四版

硬件描述语言Verilog,初学者使用
下载 7
·
查看 5318
https://www.eeworm.com/dl/846347.html 技术资料

基于matlab FPGA verilog的FIR滤波器设计

本例程实现8阶滤波器,9个系数,由于系数的对称性,h(0)=h(8),h1(1)=h(7),h(2)=h(6),h(3)=h(5),h(4)为中间单独一个系数。实现框图:推导出当系数N为偶数时,例如N=4:y(n)=h(0)*{x(0)+x(n-3)}+h(1)*{x(n-1)+x(n-2)}当系数N为奇数时,例如N=5:y(n)=h(0)*{x(0)+x(n-1)}+h(1)*{x(n-1)+x(n-3)}+h(2)*x( ...
下载 6
·
查看 5962
https://www.eeworm.com/dl/859512.html 技术资料

基于Verilog的FPGA与USB 2.0高速接口设计

该文档为基于Verilog的FPGA与USB 2.0高速接口设计介绍,是一份不错的参考文档,可以看一看。
下载 2
·
查看 9736
https://www.eeworm.com/dl/863283.html 技术资料

Verilog硬件描述语言教程-cpu设计实例

Verilog硬件描述语言教程——cpu设计实例
下载 4
·
查看 6227