搜索结果

找到约 4,703 项符合 verilog 的查询结果

按分类筛选

显示更多分类

VIP专区 华为FPGA设计全套,17份精华资料整理,全网最全!

华为硬件工程师手册目前最全版本(159页) -2019-11-13 16:37 华为大规模逻辑电路设计指导书 -2019-11-13 16:37 华为同步电路设计规范(密码:openfree) -2019-11-13 16:37 华为以太网时钟同步技术_时钟透传技术白皮书 -2019-11-13 16:37 华为专利——一种将异步时钟域转换成同步时钟域的方法 -2019-11-13 16:37 华为coding ...
https://www.eeworm.com/vipdownload/588.html

单片机开发 每个代码见压缩包内文件名

每个代码见压缩包内文件名,分别为使用单片机控制AD9627的代码,已在硬件电路实现;基于FPGA的DDR SDRAM控制源代码,将文件夹内文件加入同一工程即可;以及三份FPGA内部学习资料。 C代码开发环境为KeilC,verilog代码开发环境为Quartus。 ...
https://www.eeworm.com/dl/648/485061.html
下载: 151
查看: 1040

技术资料 lcd12864的FPGA代码

此资源基于Verilog HDL,专为LCD12864显示屏设计的FPGA代码示例。采用模块化编程技术,确保了代码的可读性和可维护性,适用于各种嵌入式系统显示需求。该实现遵循行业标准,支持灵活配置与扩展,是学习和开发FPGA控制LCD屏幕的理想选择。 ...
https://www.eeworm.com/dl/995320.html
下载: 2
查看: 72

教程资料 采用FPGA模拟高动态GPS信号源中的C/A码产生器

本文:采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C/A码产生器。C/A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用,通过硬件描述语言VERILOG在ISE中实现电路生成,采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。 ...
https://www.eeworm.com/dl/fpga/doc/18520.html
下载: 148
查看: 1132

系统设计方案 本文:采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C/A码产生器。C/A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用

本文:采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C/A码产生器。C/A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用,通过硬件描述语言VERILOG在ISE中实现电路生成,采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。 ...
https://www.eeworm.com/dl/678/228649.html
下载: 173
查看: 1202

系统设计方案 介绍了一种采用硬件控制的自动数据采集系统的设计方法

介绍了一种采用硬件控制的自动数据采集系统的设计方法,包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明:该采集系统具有很高的实用价值,极大地提高了系统的信号处理能力。 ...
https://www.eeworm.com/dl/678/315008.html
下载: 189
查看: 1087

源码 fpga am调制

verilog am调制程序,改程序可产生不同调制系数和不同频率的AM波,长按按键切换调制度25 、50 、75 和短按按键切换调制信号频率1k、1.5k、2k、2.5k.
https://www.eeworm.com/dl/513086.html
下载: 2
查看: 136

技术资料 (网盘)FPGA 资料视频

黑金—Verilog HDL教程    -黑金—NIOSII视频教程    -黑金—FPGA-驱动篇    -夏宇闻—VerilogHDL视频教程.rar    144M特权—深入浅出玩转FPGA视频(35讲).rar    1.7G
https://www.eeworm.com/dl/835473.html
下载: 7
查看: 6783

技术资料 Altera CAM

Altera没有CAM的IP core。此文件是一个自己设计的65x256的CAM VHDL和Verilog源文件,用于存放MAC地址和IP地址的查找表。修改内部参数可以实现不同宽度和深度的查找表。已基于EP2AGX125EF35I3编译通过,需要消耗18个M9K RAM。
https://www.eeworm.com/dl/995137.html
下载: 2
查看: 85

技术资料 25分频

在数字电路设计中,25分频的Verilog代码适用于需要精确时钟控制的应用场景。无论是在嵌入式系统还是FPGA项目开发中,这一技术方案都能有效实现频率转换,确保系统运行稳定可靠。通过简单的配置,即可快速集成到现有项目中,提升整体性能。 ...
https://www.eeworm.com/dl/995286.html
下载: 3
查看: 55