搜索：verilog - 虫虫下载站

技术资料  用VHDL 设计的步进电机脉冲分配器.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->用VHDL 设计的步进电机脉冲分配器.pdf

https://www.eeworm.com/dl/954902.html

下载: 7

查看: 2569

VHDL Verilog FPGA

技术资料  OFDM基带发信机设计

帮助通信工程师快速掌握OFDM基带发信机的实现逻辑，通过Verilog代码深入理解调制与信号处理流程，提升系统设计能力。

https://www.eeworm.com/dl/1001500.html

下载: 3

查看: 83

OFDM 基带处理 Verilog 通信系统

技术资料  FPGA历程

基于Verilog语言的实践指南，融合FPGA开发核心流程与编程逻辑，深入解析硬件描述语言的实际应用，助力开发者快速掌握底层设计原理。

https://www.eeworm.com/dl/1004170.html

下载: 1

查看: 99

FPGA Verilog 硬件设计数字电路

技术资料  VGA Timing Generator

基于Verilog实现的VGA时序控制模块，采用同步设计方法确保信号稳定性。支持标准VGA分辨率，适用于FPGA开发与显示接口调试。

https://www.eeworm.com/dl/1006702.html

下载: 1

查看: 15

Verilog VGA Timing Hardware

技术资料  荐读：如何学习FPGA

第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。因为verilog太像C了，很容易混淆，最后你会发现，你花了大量时间去区分这两种语言，而不是在学习如何使用它。当然，你思维能转得过来，也可以选verilog，毕竟在国内verilog用得比较多。接下来，首先找本实例抄代码。抄代码 ...

https://www.eeworm.com/dl/846336.html

下载: 6

查看: 918

fpga

教程资料  基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

https://www.eeworm.com/dl/fpga/doc/18093.html

下载: 85

查看: 1092

FPGA 数字锁相环

VHDL/FPGA/Verilog 一个带波形输出的扫频模板systemC源程序

一个带波形输出的扫频模板systemC源程序，该程序在SystemCStudio开发平台下生成，实现systemC仿真、波形显示以及自动生成Verilog HDL代码。

https://www.eeworm.com/dl/663/163862.html

下载: 89

查看: 1092

systemC 波形模板输出

系统设计方案  基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

https://www.eeworm.com/dl/678/311515.html

下载: 28

查看: 1101

FPGA 数字锁相环

VHDL/FPGA/Verilog 假设饮料只有一种价格为2.5元

假设饮料只有一种价格为2.5元，硬币有0.5元和1.0元两种，考虑找零，用Verilog描述其控制电路，并用FPGA实现

https://www.eeworm.com/dl/663/465214.html

下载: 43

查看: 1075

2.5 价格

技术资料  FPGA I2C模块

该模块是一个用verilog语言实现的I2C模块，完全开源，可以直接挂载在AVALON总线上，用QSYS开发非常实用简单。

https://www.eeworm.com/dl/855231.html