搜索：verilog - 虫虫下载站

VHDL/FPGA/Verilog 元件例化与层次设计

元件例化与层次设计，verilog 实例说明

https://www.eeworm.com/dl/663/166217.html

下载: 86

查看: 1136

元件层次设计

汇编语言  easydetect程序

easydetect程序，是交通灯的verilog实现

https://www.eeworm.com/dl/644/174598.html

下载: 153

查看: 1029

easydetect 程序

编译器/解释器  USB接口的VHDL源码

USB接口的VHDL源码，支持Verilog HDL程序

https://www.eeworm.com/dl/628/177767.html

下载: 171

查看: 1103

VHDL USB 接口源码

VHDL/FPGA/Verilog 高速FIFO

高速FIFO，verilog设计。速度高达130Mhz

https://www.eeworm.com/dl/663/232496.html

下载: 177

查看: 1021

FIFO

VHDL/FPGA/Verilog CAN总线IPCORE

CAN总线IPCORE，采用Verilog HDL语言实现。

https://www.eeworm.com/dl/663/323791.html

下载: 186

查看: 1046

IPCORE CAN 总线

VHDL/FPGA/Verilog FPGA逻辑设计

FPGA逻辑设计，vhdl/verilog altera/xilinx 介绍

https://www.eeworm.com/dl/663/339793.html

下载: 123

查看: 1037

FPGA 逻辑设计

VHDL/FPGA/Verilog 十六位的除法器

十六位的除法器，采用verilog hdl

https://www.eeworm.com/dl/663/380811.html

下载: 107

查看: 1046

十六位除法器

VHDL/FPGA/Verilog FPGA实现正弦

FPGA实现正弦，余弦的计算，verilog语言

https://www.eeworm.com/dl/663/473238.html

下载: 64

查看: 1035

FPGA 正弦

技术资料  基于FPGA的PID控制器源码

基于FPGA的PID控制器verilog实现

https://www.eeworm.com/dl/871260.html

下载: 4

查看: 671

FPGA

技术资料  FPGA

华为fpga设计规范(Verilog_Hdl).docx

https://www.eeworm.com/dl/902781.html