搜索：verilog - 虫虫下载站

技术资料  VIVADO,verilog编写完整可逆计数器

VIVADO下VERILOG学习计数器设计

https://www.eeworm.com/dl/869554.html

下载: 5

查看: 295

Vivado verilog 计数器

技术资料  Vivado下verilog编写完整交通灯

完整的交通灯设计，VERILOG语音，VIVADO环境。

https://www.eeworm.com/dl/869555.html

下载: 9

查看: 6641

Vivado verilog 交通灯

技术资料  FPGA实验指导书Verilog_HDL语言

CPCI板卡开发合集→【FPGA实验指导书Verilog_HDL语言(包含源程序代码)】

https://www.eeworm.com/dl/869672.html

下载: 9

查看: 8000

FPGA Vrielog

技术资料  60秒计时器的verilog 源代码

一个关于 60秒计时器的verilog 源代码，EDA 设计。

https://www.eeworm.com/dl/870150.html

下载: 6

查看: 2762

EDA 秒计器

技术资料  全数字锁相环的verilog源代码

全数字锁相环的verilog源代码,仿真已通过

https://www.eeworm.com/dl/871409.html

下载: 4

查看: 7144

verilog 全数字锁相环

技术资料  基于Verilog+HDL出租车计费系统

利用Verilog HDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性.源程序经MAX+PLUSⅡ软件调试、优化,下载到EPF10K10TC144-3芯片中,可应用于实际的出租车收费系统 ...

https://www.eeworm.com/dl/872209.html

下载: 9

查看: 9695

Verilog

技术资料  基于FPGA的DHT11 verilog源代码

基于FPGA的温室传感器DHT11的verilog编程代码，用于读取DHT11数据

https://www.eeworm.com/dl/873713.html

下载: 1

查看: 8879

verilog FPGA

技术资料  基于verilog语言的交通灯的设计

当交通灯处于无人自动控制工作状态时，若方向1绿灯亮，则发方向2红灯亮；计数55s后，方向1的绿灯熄灭、黄灯亮；再计数5s后，方向1的黄灯熄灭、红灯亮，同时方向2的绿灯亮；然后方向2重复方向1的过程，这样就实现了无人自动控制交通灯。有关控制的定时使用倒计时的方式，计时过程用数码管显示出来。 ...

https://www.eeworm.com/dl/874775.html

下载: 7

查看: 278

verilog

技术资料  夏宇闻Verilog数字系统设计教程源码

夏宇闻,Verilog数字系统设计教程,源码可用

https://www.eeworm.com/dl/875477.html

下载: 6

查看: 4071

Verilog 数字系统

技术资料  Verilog实现的数字滤波器

利用硬件描述语言verilog完成数字滤波器的设计，并通过仿真实现，可以参考

https://www.eeworm.com/dl/876961.html

下载: 2

查看: 1457

Verilog 实现

搜索结果

按分类筛选

技术资料  VIVADO,verilog编写完整可逆计数器

技术资料  Vivado下verilog编写完整交通灯

技术资料  FPGA实验指导书Verilog_HDL语言

技术资料  60秒计时器的verilog 源代码

技术资料  全数字锁相环的verilog源代码

技术资料  基于Verilog+HDL出租车计费系统

技术资料  基于FPGA的DHT11 verilog源代码

技术资料  基于verilog语言的交通灯的设计

技术资料  夏宇闻Verilog数字系统设计教程源码

技术资料  Verilog实现的数字滤波器