搜索：vHD - 虫虫下载站

嵌入式/单片机编程  vhd语言

vhd语言，简单cpu程序实例，包含所有源码文件。

https://www.eeworm.com/dl/647/260654.html

下载: 161

查看: 1021

其他嵌入式/单片机内容  SD卡读写的VHDL VHDL Source Files in Smartcard: Top.vhd - top level file smartcard.vhd conver2asci

SD卡读写的VHDL VHDL Source Files in Smartcard: Top.vhd - top level file smartcard.vhd conver2ascii.vhd binary2bcd.vhd lcd.vhd power_up.vhd

https://www.eeworm.com/dl/687/271723.html

下载: 95

查看: 1046

汇编语言  交通灯设计请注意: 本例的各个源描述的编译顺序应该是: 64_tlc.vhd 64_test_vector.vhd

交通灯设计请注意: 本例的各个源描述的编译顺序应该是: 64_tlc.vhd 64_test_vector.vhd

https://www.eeworm.com/dl/644/303046.html

下载: 57

查看: 1068

VHDL/FPGA/Verilog 32×4bit 的RAM设计。VHD语言。能在ISE上仿真。

32×4bit 的RAM设计。VHD语言。能在ISE上仿真。

https://www.eeworm.com/dl/663/315053.html

下载: 147

查看: 1043

VHDL/FPGA/Verilog PCI.VHD, THE INTERFACE MODULE WITH PCI AGENT CHIP --v1.0: For CY7C9689, First Version working on L0

PCI.VHD, THE INTERFACE MODULE WITH PCI AGENT CHIP --v1.0: For CY7C9689, First Version working on L01A chip --V2.0: For simplified PCI Agent, Xilinx and AMD chips

https://www.eeworm.com/dl/663/333342.html

下载: 45

查看: 1061

VHDL/FPGA/Verilog 组合电路的设计8位加法器设计(ADD8.vhd)

组合电路的设计8位加法器设计(ADD8.vhd)

https://www.eeworm.com/dl/663/353701.html

下载: 109

查看: 1049

其他  本例对各个文件进行编译的顺序是: 17_parity.vhd 17_test_bench.vhd

本例对各个文件进行编译的顺序是: 17_parity.vhd 17_test_bench.vhd

https://www.eeworm.com/dl/534/355462.html

下载: 98

查看: 1028

VHDL/FPGA/Verilog 数字频率计VHDL程序 --文件名：plj.vhd。 --功能：频率计。具有4位显示

数字频率计VHDL程序 --文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。

https://www.eeworm.com/dl/663/358874.html

下载: 73

查看: 1035

通讯/手机编程  iic总线控制器VHDL实现 -- VHDL Source Files: i2c.vhd -- top level file i2c_control.vhd -- control

iic总线控制器VHDL实现 -- VHDL Source Files: i2c.vhd -- top level file i2c_control.vhd -- control function for the I2C master/slave shift.vhd -- shift register uc_interface.vhd -- uC interface function for an 8-bit 68000-like uC upcnt4.vhd -- 4-bit up counter i2c_timesim.vhd -- po ...

https://www.eeworm.com/dl/527/360684.html

下载: 31

查看: 1171

VHDL/FPGA/Verilog 数字频率计VHDL程序与仿真文件名：plj.vhd。 --功能：频率计。具有4位显示

数字频率计VHDL程序与仿真文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。

https://www.eeworm.com/dl/663/368943.html

下载: 143