搜索结果
找到约 5,688 项符合
system verilog 的查询结果
按分类筛选
邮电通讯系统 这是CISS会议上发表的著名论文“Tensor Canonical decomposition based method for blind identification of MIMO system
这是CISS会议上发表的著名论文“Tensor Canonical decomposition based method for blind identification of MIMO system with 3-input 2-output case”的源程序，主要是讲基于张量规范分解的多天线系统的忙识别问题，里边包含了相应的文章，可以一起对照着看。 ...
VHDL/FPGA/Verilog 本程序为Verilog扫描键盘成,然后送给51单片机处理的程序.
本程序为Verilog扫描键盘成,然后送给51单片机处理的程序.
微处理器开发 流片过的risc_8051源代码 verilog语言描述的~
流片过的risc_8051源代码
verilog语言描述的~
VHDL/FPGA/Verilog Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c
Verilog HDL: Magnitude
For a vector (a,b), the magnitude representation is the following:
A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC algorithm calculates the trigonometric functions of sine, cosine ...
书籍源码 Family Financial Management System是一个特别方便的理财系统。功能方便实用。
Family Financial Management System是一个特别方便的理财系统。功能方便实用。
VHDL/FPGA/Verilog 用verilog编写的risc mcu
用verilog编写的risc mcu
其他嵌入式/单片机内容 用verilog语言编写的看门狗模块modulewdt
用verilog语言编写的看门狗模块modulewdt
其他嵌入式/单片机内容 verilog 编写的pic16c5x时钟模块
verilog 编写的pic16c5x时钟模块
并行计算 这是一个用verilog实现的除法器代码。
这是一个用verilog实现的除法器代码。
VHDL/FPGA/Verilog 这是一个数字时钟的Verilog程序 仿真通过 能实现秒 分 时 计时
这是一个数字时钟的Verilog程序 仿真通过 能实现秒 分 时 计时