搜索：system verilog - 虫虫下载站

VHDL/FPGA/Verilog 标准SRD SDRAM控制器参考设计

标准SRD SDRAM控制器参考设计，altera提供 Verilog代码,带有使用手册，大家试试交流一下

https://www.eeworm.com/dl/663/379593.html

下载: 49

查看: 1055

SDRAM SRD 标准控制器

USB编程  FPGA与USB通信的测试代码

FPGA与USB通信的测试代码，包括FPGA中的程序（Verilog编写）和PC机上的主控程序以及USB固件程序。

https://www.eeworm.com/dl/643/416314.html

下载: 108

查看: 1113

FPGA USB 通信测试代码

编译器/解释器  This circuit is a nice edge detector that gives you synchronous notification of edges on your input

This circuit is a nice edge detector that gives you synchronous notification of edges on your input signal. There s no excuse for not doing this it s a tiny circuit in just five lines of Verilog.

https://www.eeworm.com/dl/628/491570.html

下载: 168

查看: 1087

notification synchronous detector circuit

技术资料  FPGA 等精度数字频率计

FPGA数字电路设计，verilog编写的等精度频率计，精度可达到0.1，多周期同步测聘法

https://www.eeworm.com/dl/854733.html

下载: 5

查看: 2808

fpga 等精度

技术资料  Vivado封装自定义IP

Vivado可以将自己的verilog代码设计封装成IP，然后在设计中调用该ip.ip还可以配置参数

https://www.eeworm.com/dl/869025.html

下载: 6

查看: 9453

Vivado

技术资料  VHDLcksc.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDLcksc.pdf

https://www.eeworm.com/dl/934291.html

下载: 9

查看: 265

VHDLcksc

技术资料  Vhdl学习.zip

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Vhdl学习.zip

https://www.eeworm.com/dl/934626.html

下载: 2

查看: 947

Vhdl

技术资料  VHDL.ZIP

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL.ZIP

https://www.eeworm.com/dl/936097.html

下载: 4

查看: 7183

VHDL

技术资料  AHDL.zip

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->AHDL.zip

https://www.eeworm.com/dl/939376.html

下载: 9

查看: 1133

AHDL

技术资料  VHDLsDecodersSkeleton.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDLsDecodersSkeleton.pdf

https://www.eeworm.com/dl/954563.html

下载: 7

查看: 5048

VHDLsDecodersSkeleton

搜索结果

按分类筛选