搜索结果
找到约 574 项符合
sdRAM-mt 的查询结果
VHDL/Verilog/EDA源码 VHDL的SDRAM控制代码
这是我的基于VHDL的SDRAM源代码，是用VHDL语言编写的程序
FPGA 镁光sdram的模型及测试代码(verilog)
镁光用Verilog 编写的sdram的模型及测试代码，可以在没有开发板的情况下练习sdram的操作
手册 SDRAM相位角计算
SDRAM相位角计算，操作记录详细，适合新手入门。
源码 ml505开发板驱动200Mhz的sdram
xilinx的ml505开发板驱动SDRAM例程
技术资料 基于FPGA的SDRAM控制器的设计与实现简介
该文档为基于FPGA的SDRAM控制器的设计与实现简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
技术资料 JESD79-3C_DDR3 SDRAM
JESD79-3C_DDR3 SDRAM，DDR3最新规范
技术资料 基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps ...
技术资料 JESD79-5 DDR5 Spec
JESD DDR SpecDDR5 SDRAM的主要特性是芯片容量，而不仅仅是更高的性能和更低的功耗。DDR5预计将带来4266至6400 MT / s的I / O速度，电源电压降至1.1 V，允许的波动范围为3%（即±0.033V）。每个模块使用两个独立的32/40位通道（不使用/或使用ECC）。此外，DDR5将具有改进的命令总线效率（因为通道将具有其自己的7位地址（添 ...
技术资料 基于FPGA的SDRAM串口实验
基于FPGA的SDRAM串口实验，verilog语言编写
技术资料 FPGA作为ARM的SDRAM使用的LPC3250与FPGA接口程序
FPGA作为ARM的SDRAM使用的LPC3250与FPGA接口程序，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈