搜索结果
找到约 150 项符合
rtl 的查询结果
按分类筛选
- 全部分类
- 学术论文 (32)
- VHDL/FPGA/Verilog (28)
- 技术资料 (11)
- 其他书籍 (9)
- 教程资料 (7)
- 可编程逻辑 (7)
- 其他 (6)
- 其他嵌入式/单片机内容 (4)
- 微处理器开发 (4)
- 嵌入式/单片机编程 (4)
- 系统设计方案 (3)
- Delphi/CppBuilder (2)
- 嵌入式Linux (2)
- 书籍源码 (2)
- 单片机开发 (2)
- 精品软件 (2)
- VHDL/Verilog/EDA源码 (1)
- ALTERA FPGA开发软件 (1)
- 集成开发环境 (1)
- 技术教程 (1)
- allegro (1)
- 模拟电子 (1)
- 电源技术 (1)
- USB编程 (1)
- uCOS (1)
- Linux/Unix编程 (1)
- 网络 (1)
- Delphi控件源码 (1)
- 技术管理 (1)
- 操作系统开发 (1)
- matlab例程 (1)
- GPS编程 (1)
- 驱动编程 (1)
- 通讯/手机编程 (1)
- 其他行业 (1)
- 软件设计/软件工程 (1)
- 编辑器/阅读器 (1)
- 汇编语言 (1)
- 设计相关 (1)
- 源码 (1)
- VIP专区 (1)
VHDL/FPGA/Verilog RTL in Verilog (Vending Machine)
RTL in Verilog (Vending Machine)
技术资料 电子书-RTL Design Style Guide for Verilog HDL540页
电子书-RTL Design Style Guide for Verilog HDL540页A FF having a fixed input value is generated from the description in the upper portion of
Example 2-21. In this case, ’0’ is output when the reset signal is asynchronously input,
and ’1’ is output when the START signal rises. Therefore, the FF da ...
技术资料 利用SystemverilogUVM搭建SOC及ASIC的RTL的验证环境
该文档为利用SystemverilogUVM搭建SOC及ASIC的RTL的验证环境讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
技术资料 MDIO Verilog RTL代码，SOC可以通过MDIO接口来访问外部PHY等慢速外设
MDIO Verilog RTL代码，SOC可以通过MDIO接口来访问外部PHY等慢速外设
精品软件 PRECISION RTL V2005B.1100
Actel公司与Mentor Graphics公司日前推出Mentor Graphics的Precision RTL综合工具最新版本。该版本利用Actel基于闪存的ProASIC Plus家族FPGA产品以提供更高的设计性能。
学术论文 多功能车辆总线控制器的FPGA设计与开发.rar
随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)。MVB是一个标准通信介质，为挂 ...
学术论文 DDR2控制器IP的设计与FPGA实现.rar
DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块。因此，设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思 ...
学术论文 基于FPGA的全数字中频接收机的研究与实现.rar
本论文基于直接扩频通信的理论设计了一种全数字的中频接收机，使用Xilinx公司的FPGA芯片xc3s400作为接收机的主芯片，实现中频数字信号的下变频，基带解调，PN码的捕获及跟踪环路的设计并给出了它们的具体设计步骤及RTL级逻辑电路图。本文对于数字下变频器的设计、数字抑制载波恢复环的设计进行了详细的论述，还使用Matlab中 ...
学术论文 MP3音频解码器的FPGA原型芯片设计与实现.rar
MP3音乐是目前最为流行的音乐格式，因其音质、复杂度与压缩比的完美折中，占据着广阔的市场，不仅在互联网上广为流传，而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象，在实时性、面积等约束条件下，研究MP3解码电路的设计方法，实现FPGA原型芯片，研究MP3原型芯片的验证方法。 论文的主要贡献 ...