搜索结果
找到约 3,204 项符合
mouse-Verilog 的查询结果
其他书籍 从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog
从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog
其他书籍 Verilog语言的基础知识
Verilog语言的基础知识，及其发展，通过这可以对Verilog语言有初步的了解
SCSI/ASPI RS编码的verilog源代码
RS编码的verilog源代码，拿来和大家分享
其他书籍 卡内基梅陇大学verilog课程讲义 全英文的哦
卡内基梅陇大学verilog课程讲义 全英文的哦，就看你看不看得懂了、不过是很不错 的哦
其他书籍 可综合的Verilog语法（剑桥大学
可综合的Verilog语法（剑桥大学，影印）
Synthesizable Verilogsyntax and semantics
其他嵌入式/单片机内容 verilog hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。
verilog hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。
VHDL/FPGA/Verilog 《设计与验证Verilog HDL》光盘内容
《设计与验证Verilog HDL》光盘内容
DSP编程 针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DS
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计,
分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DSP 和
CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks 和Windows
驱动开发包DDK 进行开发, 具有很好的通用性和可移植性。 ...
VHDL/FPGA/Verilog 基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成）
基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能：
1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。
2. 具有调节小时、分钟的功能。
3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。 ...
单片机开发 同步FIFO( Verilog HDL )
同步FIFO( Verilog HDL )