搜索结果

找到约 3,204 项符合 mouse-Verilog 的查询结果
相关度 上传时间 下载量 查看数
共 3,204 条结果

系统设计方案 Designing a Low-Cost USB Mouse with the Cypress Semiconductor CY7C63000 USB Controller

Designing a Low-Cost USB Mouse with the Cypress Semiconductor CY7C63000 USB Controller
https://www.eeworm.com/dl/678/257694.html
下载: 159
查看: 1069

VHDL/FPGA/Verilog pci接口的verilog原代码,定义了pci接口所需要的全部引脚

pci接口的verilog原代码,定义了pci接口所需要的全部引脚
https://www.eeworm.com/dl/663/258170.html
下载: 34
查看: 1183

VHDL/FPGA/Verilog QVGA的Timing verilog 描述

QVGA的Timing verilog 描述
https://www.eeworm.com/dl/663/258194.html
下载: 21
查看: 1039

其他书籍 verilog行为建模PDF中文版本 verilog行为建模PDF中文版本

verilog行为建模PDF中文版本 verilog行为建模PDF中文版本
https://www.eeworm.com/dl/542/258204.html
下载: 200
查看: 1029

其他书籍 verilog结构PDF中文版本 verilog结构PDF中文版本

verilog结构PDF中文版本 verilog结构PDF中文版本
https://www.eeworm.com/dl/542/258206.html
下载: 93
查看: 1025

VHDL/FPGA/Verilog 用Verilog编写crc校验码

用Verilog编写crc校验码，包括8位，12位，16位，32位，非常实用
https://www.eeworm.com/dl/663/258301.html
下载: 172
查看: 1055

VHDL/FPGA/Verilog Synchronous read write RAM verilog。经过modelsim se仿真。

Synchronous read write RAM verilog。经过modelsim se仿真。
https://www.eeworm.com/dl/663/258624.html
下载: 181
查看: 1105

VHDL/FPGA/Verilog Content Addressable Memory 的verilog源代码。经过modelsim仿真。

Content Addressable Memory 的verilog源代码。经过modelsim仿真。
https://www.eeworm.com/dl/663/258635.html
下载: 68
查看: 1135

VHDL/FPGA/Verilog Verilog HDL 高级数字设计源码 _chapter4

Verilog HDL 高级数字设计源码 _chapter4
https://www.eeworm.com/dl/663/258640.html
下载: 138
查看: 1025

VHDL/FPGA/Verilog Verilog HDL 高级数字设计源码 _chapter5

Verilog HDL 高级数字设计源码 _chapter5
https://www.eeworm.com/dl/663/258642.html
下载: 78
查看: 1034