搜索结果
找到约 442 项符合
max-dist 的查询结果
VHDL/FPGA/Verilog 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密
简述了V HDL 语言的功能及其特点,并以
8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设
计数字逻辑电路的过程和方法。并设计了密码锁
嵌入式/单片机编程 个人设计的基于VHDL的数字电子日历 在MAX+PLUSH软件平台上编译、仿真
个人设计的基于VHDL的数字电子日历
在MAX+PLUSH软件平台上编译、仿真，最后将目标文件下载到CPLD中，经在实验装置上连线验证成功
VHDL/FPGA/Verilog 在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器
在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器
VHDL/FPGA/Verilog 在MAX+PLUS II环境下用VHDL编写的加法器
在MAX+PLUS II环境下用VHDL编写的加法器
VHDL/FPGA/Verilog 摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS
摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX +
PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求. ...
VHDL/FPGA/Verilog AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）
AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）
系统设计方案 Max+Plus II 简易用户使用入门指南
Max+Plus II 简易用户使用入门指南
其他 可以动态加载 3D max 制作的家具到ＶＩＲＴＯＯＬＳ中
可以动态加载 3D max 制作的家具到ＶＩＲＴＯＯＬＳ中，此模块主要应用于以后布置房间
其他书籍 Essential 3ds Max 2008一书的book files第一到第八章部分
Essential 3ds Max 2008一书的book files第一到第八章部分
其他书籍 Essential 3ds Max 2008一书的book files第九到第十六章部分
Essential 3ds Max 2008一书的book files第九到第十六章部分