搜索：mAx - 虫虫下载站

VHDL/FPGA/Verilog 《VDHL硬件描述语言与数字逻辑》 ——————电子工程师必备知识西安电子科技大学出版社出版第一章数字系统硬件设计概述第二章 VHDL语言程序的基本结构第三章 VHDL语言的数据类

《VDHL硬件描述语言与数字逻辑》 ——————电子工程师必备知识西安电子科技大学出版社出版第一章数字系统硬件设计概述第二章 VHDL语言程序的基本结构第三章 VHDL语言的数据类型及运算操作符第四章 VHDL语言构造体的描述方式第五章 VHDL语言的主要描述语言第六章数值系统的状态模型第七章基本逻辑电路设计第 ...

https://www.eeworm.com/dl/663/305983.html

下载: 157

查看: 1148

matlab例程  ％radon transform clear all ％ N=800 n=1:N fs=200 t=n/fs x1=exp(j2pi(5t+0.55t.^2

％radon transform clear all ％ N=800 n=1:N fs=200 t=n/fs x1=exp(j*2*pi*(5*t+0.5*5*t.^2)) x2=exp(j*2*pi*(5*t+0.5*15*t.^2)) x=x1+x2 ％N=length(x) ％ ambifunb(x ) ％*****************************************RAT naf=ambifunb(x) htl(abs(naf)) ％ [wh,rho,theta]=htl(abs(naf)) colormap([0, ...

https://www.eeworm.com/dl/665/307766.html

下载: 135

查看: 1115

系统设计方案  介绍了一种采用硬件控制的自动数据采集系统的设计方法

介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。 ...

https://www.eeworm.com/dl/678/315008.html

下载: 189

查看: 1052

VHDL/FPGA/Verilog 16位A/D转换程序

16位A/D转换程序，使用MAX+PLUS2做的，用状态机做的，但不够完善，望大家见谅

https://www.eeworm.com/dl/663/323751.html

下载: 130

查看: 1032

行业发展研究  The task of clustering Web sessions is to group Web sessions based on similarity and consists of max

The task of clustering Web sessions is to group Web sessions based on similarity and consists of maximizing the intra- group similarity while minimizing the inter-group similarity． The first and foremost question needed to be considered in clustering W b sessions is how to measure the similarity be ...

https://www.eeworm.com/dl/692/329546.html

下载: 96

查看: 1051

其他  在LP2900工作平台上

在LP2900工作平台上，利用MAX+plusII开发软件，设计各个模块编程实现基本模型计算机，其中最主要的是CPU的设计。独立完成运算器的设计，并下载仿真

https://www.eeworm.com/dl/534/331122.html

下载: 40

查看: 1020

VHDL/FPGA/Verilog 使用vriloge硬件描述语言设计数字频率计

使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0—99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求

https://www.eeworm.com/dl/663/339245.html

下载: 75

查看: 1036

编译器/解释器  中山大学编译原理课程的一个实验

中山大学编译原理课程的一个实验，根据OPP(算符优先)做的一个表达式计算器。内有实验的设计文档。实验要求支持sin,cos,max,min,power,mod,boolean,?:,等运算。这个代码可以为学习编译原理的同学参考。

https://www.eeworm.com/dl/628/344552.html

下载: 115

查看: 1032

数据结构  用prim算法实验最小生成树本程序中用到函数adjg( )

用prim算法实验最小生成树本程序中用到函数adjg( )，此函数作用是通过接受输入的点数和边数，建立无向图。函数prg( )用于计算并输出无向图的邻接矩阵。函数prim( )则用PRIM算法来寻找无向图的最小生成树定义了两个数组lowcost[max],closest[max]，若顶点k加入U中，则令lowcost[k]=0。定义二维数组g[ ][ ]来建立无向图的 ...

https://www.eeworm.com/dl/654/351489.html

下载: 154

查看: 1037

VHDL/FPGA/Verilog // -- Mode: Verilog -- // Filename : wb_master.v // Description : Wishbone Master Behavorial //

// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General ...

https://www.eeworm.com/dl/663/354895.html

下载: 51

查看: 1095

搜索结果

按分类筛选