搜索结果
找到约 844 项符合
kdb-v 的查询结果
单片机开发 v h d l 编程
v h d l 编程，通过蜂鸣器播放定制的乐曲，
电子书籍 gnumake manual v 3.80 中文版 和 英文版
gnumake manual v 3.80 中文版 和 英文版
VC书籍 用单片机和ad0809做成的数字电压表０～５v有原理图
用单片机和ad0809做成的数字电压表０～５v有原理图，简洁易懂
单片机开发 S-35390A是可以在超低消耗电流、宽工作电压范围内工作的2线CMOS实时时钟IC。工作电 压为1.3 ~ 5.5 V、可适用于从主电源电压到备用电池电压的宽幅电源电压。通过0.25 μA的计
S-35390A是可以在超低消耗电流、宽工作电压范围内工作的2线CMOS实时时钟IC。工作电
压为1.3 ~ 5.5 V、可适用于从主电源电压到备用电池电压的宽幅电源电压。通过0.25 μA的计
时消耗电流和宽范围的计时电源电压，可大幅度地改善电池的持续时间。在使用备用电池工
作的系统中，内置的自由寄存器可作为用户备用存储器来使用。 ...
VHDL/FPGA/Verilog // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //
// -*- Mode: Verilog -*-
// Filename : wb_master.v
// Description : Wishbone Master Behavorial
// Author : Winefred Washington
// Created On : 2002 12 24
// Last Modified By: .
// Last Modified On: .
// Update Count : 0
// Status : Unknown, Use with caution!
// Description Specification
// General ...
matlab例程 This diskette (version 1.0) contains demonstration programs and source codes in MATLAB (v.5.2) for a
This diskette (version 1.0) contains demonstration programs and source codes in MATLAB (v.5.2) for algorithms listed in the textbook Global Positioning Systems, Inertial Navigation, and Integration, by M. S. Grewal, Lawrence Weill, and A. P. Andrews, published by John Wiley and Sons, 2000.
Contents: ...
其他 个人所得税计算器 v个人所得税计算器
个人所得税计算器 v个人所得税计算器
VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT.
3. Output pins: OUT [15:0].
4. Input signals generated from test pattern are latched in one cycle and are
synchronized at clock rising edge.
5. The SHIFT signal describes the shift number. The shift ...
VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT.
3. Output pins: OUT [15:0].
4. Input signals generated from test pattern are latched in one cycle and are
synchronized at clock rising edge.
5. The SHIFT signal describes the shift number. The shift ...
书籍源码 代码分为两部分：ff_const_mul.v和ff_mul.v
代码分为两部分：ff_const_mul.v和ff_mul.v，从而实现GF乘法器，VERILOG编写