搜索结果

找到约 5,778 项符合 ip核 的查询结果

按分类筛选

显示更多分类

通讯/手机编程 这是一个手机校准程序

这是一个手机校准程序,手机测试的核尺所在,非常有用。
https://www.eeworm.com/dl/527/432771.html
下载: 133
查看: 1046

VHDL/FPGA/Verilog rtl实现的fft变换

rtl实现的fft变换,经硬件测试其功能与altera的fftip核相近
https://www.eeworm.com/dl/663/477970.html
下载: 132
查看: 1046

技术资料 tms320c6678原理图

ti官方的8核dsp器件tms320c6678的原理图
https://www.eeworm.com/dl/872227.html
下载: 5
查看: 174

技术资料 DSP硕士论文17

基于DSP的核信号波形数字化获取与处理系统设计..............
https://www.eeworm.com/dl/955586.html
下载: 10
查看: 2447

技术资料 8051 core

VHDL写的51核,经整理 大家可以放心使用,完整的文档说明
https://www.eeworm.com/dl/970741.html
下载: 9
查看: 2938

通讯/手机编程 uip协议

uip协议,小型TCP/IP协议
https://www.eeworm.com/dl/527/115907.html
下载: 62
查看: 1108

技术资料 8051core(vlog) RTL

MCU IP Core RISC RTL(verilog)
https://www.eeworm.com/dl/912911.html
下载: 9
查看: 295

其他 反向连接后门

反向连接后门,任意连接目标机器的一个端口后,敲 uay:目的机ip:反向连接机器ip: 注意冒号
https://www.eeworm.com/dl/534/134218.html
下载: 125
查看: 1025

其他 在VC++工程下

在VC++工程下,通过TCP/IP实现的网络通信,一个很简单的例子,帮助了解TCP/IP通信
https://www.eeworm.com/dl/534/270911.html
下载: 115
查看: 1037

VHDL/FPGA/Verilog 乘法器是硬件设计中的很常见也很重要的一个模块

乘法器是硬件设计中的很常见也很重要的一个模块,它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题,在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中,经常能使用到乘法器,所以经典的高速乘法器IP 很有参考价值 ...
https://www.eeworm.com/dl/663/130064.html
下载: 181
查看: 1116