搜索：hdl - 虫虫下载站

VHDL/FPGA/Verilog 摘要：以上海地区的出租车计费器为例

摘要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优化，下载到EPF1OK10TC144—3芯片中， ...

https://www.eeworm.com/dl/663/238051.html

下载: 59

查看: 1085

VHDL/FPGA/Verilog 在maxplusII平台上开发的一个交通等内核

在maxplusII平台上开发的一个交通等内核，该文件中有多个版本，为实现交通灯的不同功能，同时后续版本也是对前面版本的修改与优化，基于verilog HDL语言

https://www.eeworm.com/dl/663/244445.html

下载: 120

查看: 1036

其他嵌入式/单片机内容  简易数字频率计

简易数字频率计，用Verilog HDL编写的，基于Quartus II实现，结构清晰，功能较为全面，能满足简单的频率测量要求

https://www.eeworm.com/dl/687/244601.html

下载: 198

查看: 1045

VHDL/FPGA/Verilog 本程序对如何使用altera系列芯片片上ram进行实例演示

本程序对如何使用altera系列芯片片上ram进行实例演示，采用Verilog HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。

https://www.eeworm.com/dl/663/247464.html

下载: 112

查看: 1034

VHDL/FPGA/Verilog 多个Verilog和vhdl程序例子

多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码

https://www.eeworm.com/dl/663/261703.html

下载: 186

查看: 1103

VHDL/FPGA/Verilog 32位除法器被除数和除数均为16位整数

32位除法器被除数和除数均为16位整数，16位小数商为32位整数，16位小数余数为16位整数，16位小数 Verilog HDL 代码

https://www.eeworm.com/dl/663/261974.html

下载: 27

查看: 1264

VHDL/FPGA/Verilog 数字频率合成器芯片AD9852 的配置文件

数字频率合成器芯片AD9852 的配置文件，HDL级的Verilog代码

https://www.eeworm.com/dl/663/261980.html

下载: 82

查看: 1012

家庭/个人应用  用Altera公司的QuartusII编写的电子钟程序

用Altera公司的QuartusII编写的电子钟程序，可以下载至开发板，实现一个智能数字钟功能，计时，校时，闹钟，跑表等功能，也可用于学习verilog HDL语言与数字逻辑

https://www.eeworm.com/dl/667/267063.html

下载: 146

查看: 1063

软件设计/软件工程  Testbenches have become an integral part of the design process, enabling you to verify that your HD

Testbenches have become an integral part of the design process, enabling you to verify that your HDL model is sufficiently tested before implementing your design and helping you automate the design verification process. It is essential, therefore, that you have confidence your testbench is thoroughl ...

https://www.eeworm.com/dl/684/275143.html

下载: 54

查看: 1024

其他书籍  PCI设计指南The Xilinx LogiCORE PCI interface is a fully verified, pre-implemented PCI Bus interface. Th

PCI设计指南The Xilinx LogiCORE PCI interface is a fully verified, pre-implemented PCI Bus interface. This interface is available in 32-bit and 64- bit versions, with support for multiple Xilinx FPGA device families. It is designed to support both Verilog-HDL and VHDL. The design examples in this boo ...

https://www.eeworm.com/dl/542/279329.html

下载: 44

查看: 1043

搜索结果

按分类筛选