搜索结果
找到约 973 项符合
hdl 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (444)
- 学术论文 (91)
- 教程资料 (48)
- 可编程逻辑 (48)
- 技术资料 (46)
- 其他书籍 (39)
- 其他 (19)
- 技术书籍 (18)
- 其他嵌入式/单片机内容 (16)
- 嵌入式/单片机编程 (14)
- 精品软件 (14)
- 系统设计方案 (13)
- ALTERA FPGA开发软件 (10)
- 单片机开发 (10)
- VIP专区 (9)
- 教程资料 (7)
- 单片机编程 (7)
- 电子书籍 (7)
- 教程 (7)
- 软件设计/软件工程 (6)
- 源码 (6)
- 串口编程 (5)
- 中间件编程 (5)
- 软件工程 (5)
- 书籍源码 (4)
- 文件格式 (4)
- 微处理器开发 (4)
- 汇编语言 (4)
- VHDL/Verilog/EDA源码 (3)
- 技术教程 (3)
- 嵌入式综合 (3)
- *行业应用 (3)
- 文章/文档 (3)
- DSP编程 (3)
- FPGA (2)
- PCB相关 (2)
- allegro (2)
- Mentor (2)
- 开发工具 (2)
- 行业发展研究 (2)
- 加密解密 (2)
- 并行计算 (2)
- Linux/Unix编程 (2)
- 家庭/个人应用 (2)
- 电子书籍 (2)
- EDA相关 (2)
- 驱动程序 (1)
- 其他文档 (1)
- 设计相关 (1)
- 行业应用文档 (1)
- 资料/手册 (1)
- Genesis (1)
- 模拟电子 (1)
- 通信网络 (1)
- 实用工具 (1)
- 测试测量 (1)
- 游戏 (1)
- 压缩解压 (1)
- 编译器/解释器 (1)
- 技术管理 (1)
- 网络 (1)
- 数学计算 (1)
- USB编程 (1)
- VC书籍 (1)
- matlab例程 (1)
- 书籍 (1)
- 其他 (1)
*行业应用 用verilog HDL写的操作SRAM的源码
用verilog HDL写的操作SRAM的源码
*行业应用 用verilog HDL实现曼彻斯特编码的源码
用verilog HDL实现曼彻斯特编码的源码
文章/文档 hdl优化设计十大戒律-转载
hdl优化设计十大戒律-转载
VHDL/FPGA/Verilog Computer Architecture Handbook on Verilog HDL
Computer Architecture Handbook on Verilog HDL
VHDL/FPGA/Verilog verilog hdl教程135例:verilog hdl语言类似于C语言
verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,3-6章
VHDL/FPGA/Verilog verilog hdl教程135例:verilog hdl语言类似于C语言
verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,7-8章
VHDL/FPGA/Verilog verilog hdl教程135例:verilog hdl语言类似于C语言
verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,9-10章
VHDL/FPGA/Verilog verilog hdl教程135例:verilog hdl语言类似于C语言
verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,11-12章
VHDL/FPGA/Verilog 这是一个Verilog HDL编写的RISC cpu的程序
这是一个Verilog HDL编写的RISC cpu的程序,该程序共10个子程序,实现了简单的RISC cpu,可供初学者参考,学习硬件描述语言,及设计方法。该程序通过了modelsim仿真验证。
VHDL/FPGA/Verilog 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器计数使能控制(1:计数/0:停止计数); updo ...