搜索结果
找到约 973 项符合
hdl 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (444)
- 学术论文 (91)
- 教程资料 (48)
- 可编程逻辑 (48)
- 技术资料 (46)
- 其他书籍 (39)
- 其他 (19)
- 技术书籍 (18)
- 其他嵌入式/单片机内容 (16)
- 嵌入式/单片机编程 (14)
- 精品软件 (14)
- 系统设计方案 (13)
- ALTERA FPGA开发软件 (10)
- 单片机开发 (10)
- VIP专区 (9)
- 教程资料 (7)
- 单片机编程 (7)
- 电子书籍 (7)
- 教程 (7)
- 软件设计/软件工程 (6)
- 源码 (6)
- 串口编程 (5)
- 中间件编程 (5)
- 软件工程 (5)
- 书籍源码 (4)
- 文件格式 (4)
- 微处理器开发 (4)
- 汇编语言 (4)
- VHDL/Verilog/EDA源码 (3)
- 技术教程 (3)
- 嵌入式综合 (3)
- *行业应用 (3)
- 文章/文档 (3)
- DSP编程 (3)
- FPGA (2)
- PCB相关 (2)
- allegro (2)
- Mentor (2)
- 开发工具 (2)
- 行业发展研究 (2)
- 加密解密 (2)
- 并行计算 (2)
- Linux/Unix编程 (2)
- 家庭/个人应用 (2)
- 电子书籍 (2)
- EDA相关 (2)
- 驱动程序 (1)
- 其他文档 (1)
- 设计相关 (1)
- 行业应用文档 (1)
- 资料/手册 (1)
- Genesis (1)
- 模拟电子 (1)
- 通信网络 (1)
- 实用工具 (1)
- 测试测量 (1)
- 游戏 (1)
- 压缩解压 (1)
- 编译器/解释器 (1)
- 技术管理 (1)
- 网络 (1)
- 数学计算 (1)
- USB编程 (1)
- VC书籍 (1)
- matlab例程 (1)
- 书籍 (1)
- 其他 (1)
VHDL/FPGA/Verilog Verilog HDL中关于赋值语句的ppt
Verilog HDL中关于赋值语句的ppt
汇编语言 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
VHDL/FPGA/Verilog 流水线乘法器与加法器 开发环境：Modelsim（verilog hdl）
流水线乘法器与加法器
开发环境：Modelsim（verilog hdl）
VHDL/FPGA/Verilog 多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl
多路选择器（MUX）verilog hdl
多路选择器（MUX）verilog hdl
其他 I2C verilog HDL code including test environment
I2C verilog HDL code including test environment
其他 I2S verilog HDL code including test environment
I2S verilog HDL code including test environment
VHDL/FPGA/Verilog 该项目在VGA显示器上显示8色竖彩条,使用的是verilog HDL语言编写
该项目在VGA显示器上显示8色竖彩条,使用的是verilog HDL语言编写，言简意赅，一目了然
VHDL/FPGA/Verilog verilog hdl经典例程
verilog hdl经典例程，全部调试通过
软件设计/软件工程 关于HDL硬件描述语言的设计风格的资料
关于HDL硬件描述语言的设计风格的资料，很有使用价值。
VHDL/FPGA/Verilog DM9000A读寄存器模块, verilog HDL
DM9000A读寄存器模块, verilog HDL