搜索结果
找到约 973 项符合
hdl 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (444)
- 学术论文 (91)
- 教程资料 (48)
- 可编程逻辑 (48)
- 技术资料 (46)
- 其他书籍 (39)
- 其他 (19)
- 技术书籍 (18)
- 其他嵌入式/单片机内容 (16)
- 嵌入式/单片机编程 (14)
- 精品软件 (14)
- 系统设计方案 (13)
- ALTERA FPGA开发软件 (10)
- 单片机开发 (10)
- VIP专区 (9)
- 教程资料 (7)
- 单片机编程 (7)
- 电子书籍 (7)
- 教程 (7)
- 软件设计/软件工程 (6)
- 源码 (6)
- 串口编程 (5)
- 中间件编程 (5)
- 软件工程 (5)
- 书籍源码 (4)
- 文件格式 (4)
- 微处理器开发 (4)
- 汇编语言 (4)
- VHDL/Verilog/EDA源码 (3)
- 技术教程 (3)
- 嵌入式综合 (3)
- *行业应用 (3)
- 文章/文档 (3)
- DSP编程 (3)
- FPGA (2)
- PCB相关 (2)
- allegro (2)
- Mentor (2)
- 开发工具 (2)
- 行业发展研究 (2)
- 加密解密 (2)
- 并行计算 (2)
- Linux/Unix编程 (2)
- 家庭/个人应用 (2)
- 电子书籍 (2)
- EDA相关 (2)
- 驱动程序 (1)
- 其他文档 (1)
- 设计相关 (1)
- 行业应用文档 (1)
- 资料/手册 (1)
- Genesis (1)
- 模拟电子 (1)
- 通信网络 (1)
- 实用工具 (1)
- 测试测量 (1)
- 游戏 (1)
- 压缩解压 (1)
- 编译器/解释器 (1)
- 技术管理 (1)
- 网络 (1)
- 数学计算 (1)
- USB编程 (1)
- VC书籍 (1)
- matlab例程 (1)
- 书籍 (1)
- 其他 (1)
VHDL/FPGA/Verilog Verilog HDL程序 Verilog HDL程序
Verilog HDL程序
Verilog HDL程序
VHDL/FPGA/Verilog Verilog HDL 华为入门教程.pdf 内部资料
Verilog HDL 华为入门教程.pdf
内部资料
VHDL/FPGA/Verilog Verilog HDL语言设计的交通灯设计
Verilog HDL语言设计的交通灯设计
VHDL/FPGA/Verilog 能算出CRC32 Data width 32 bit 的HDL
能算出CRC32 Data width 32 bit 的HDL
VHDL/FPGA/Verilog 用verilog HDL实现I2C Master Controller 的设计
用verilog HDL实现I2C Master Controller 的设计,包括主程序设计和测试程序设计
VHDL/FPGA/Verilog What is Verilog? ➥ Verilog HDL is a Hardware Description Language (HDL) ➥ Verilog HDL
What is Verilog?
&#10149 Verilog HDL is a Hardware Description Language (HDL)
&#10149 Verilog HDL allows describe designs at a high level of
abstraction as well as the lower implementation levels
&#10149 Primary use of HDLs is the simulation of designs
&#10149 Verilog is a discrete event time simula ...
VHDL/FPGA/Verilog Advanced HDL Design Training On Xilinx FPGA
Advanced HDL Design
Training On Xilinx FPGA
VHDL/FPGA/Verilog 此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7
此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块.
Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过.
文件中有详细的注解.
此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰,保证通信的可靠性! ...
VHDL/FPGA/Verilog 用Verilog HDL 实现时钟(时和分)
用Verilog HDL 实现时钟(时和分)
文件格式 Verilog HDL 在QUARTUS II下的编译和仿真顺序
Verilog HDL 在QUARTUS II下的编译和仿真顺序