搜索结果

找到约 1,574 项符合 hDl 的查询结果

VC书籍 Handel-C语言的学习文档。Handel-C语言由C/C++演化而来

Handel-C语言的学习文档。Handel-C语言由C/C++演化而来,可以自动实现C到VHDL、C到Verilog、C到EDIF等转换。在DK环境中,DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现:C到VHDL、C到Verilog、C到EDIF等的自动生成), 进而通过FPGA实现,从而保证了各种复杂的高难算法在工程应用的实时性。 ...
https://www.eeworm.com/dl/686/385602.html
下载: 159
查看: 1128

教程 Altium_Designer_Winter_09_教程_(PDF版)

Altium Designer 基于一个软件集成平台,把为电子产品开发提供完整环境所需的工具全部整合在一个应用软件中。 Altium Designer 包含所有设计任务所需的工具:原理图和HDL 设计输入、电路仿真、信号完整性分析、PCB 设计、基于FPGA 的嵌入式系统设计和开发。另外可对Altium Designer 工作环境加以定制,以满足用户的各种不同 ...
https://www.eeworm.com/dl/744250.html
查看: 75

技术资料 基于FPGA的多功能实验板的设计

设计和实现了一个以Altera FPGA的Cyclone器件EP1C6Q240C8为核心的多功能实验板.它分为核心板和扩展板, 用户可以结合QuartusII集成开发环境, 使用VHDL语言、Verilog HDL语言或原理图, 进行编辑、综合和仿真, 通过本实验开发板加载配置并进行设计验证.经过测试验证了实验板的可行性和稳定性, 能够满足教学和科研的需要. ...
https://www.eeworm.com/dl/945861.html
下载: 1
查看: 4747

技术资料 基于FPGA的32位除法器设计

Verilog HDL语言中虽然有除的运算指令,但是除运算符中的除数必须是2的幂,因此无法实现除数为任意整数的除法,很大程度上限制了它的使用领域。并且多数综合工具对于除运算指令不能综合出令人满意的结果,有些甚至不能给予综合。对于这种情况,一般使用相应的算法来实现除法,分为两类,基于减法操作和基于乘法操作的算法。 ...
https://www.eeworm.com/dl/969476.html
下载: 10
查看: 466

技术资料 verilog进阶联系

通过本章十个阶段的练习,一定能逐步掌握Verilog HDL设计的 要点。我们可以先理解样板模块中每一条语句的作用,然后对样板模块进行综合前和综合后 仿真,再独立完成每一阶段规定的练习。当十个阶段的练习做完后,便可以开始设计一些简 单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。 ...
https://www.eeworm.com/dl/980063.html
下载: 3
查看: 3132

技术资料 VERILOG硬件描述语言

本书简要介绍了Verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构 ,以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。本书是Verilog HDL的初级读本,适用于作为计算机、电子、电气及自控等专业相关课程的教材,也可供有 ...
https://www.eeworm.com/dl/982427.html
下载: 10
查看: 4330

技术资料 FIR数字滤波器设计与仿真

基于Verilog HDL的FIR数字滤波器设计与仿真 本文主要分析了FIR 数字滤波器的基本结构和硬件构成特点, 简要介绍了FIR 滤波器实现的方式优缺点; 结合Altera 公司的Stratix 系列产品的特点, 以一个基于MAC 的8 阶FIR 数字滤波器的设计为例, 给出了使用Verilog 硬件描述语言进 行数字逻辑设计的过程和方法, 并且在QuartusII 的 ...
https://www.eeworm.com/dl/996859.html
下载: 2
查看: 100

技术资料 NP与PHY通信的FPGA实现

目前,为通信系统器件所提供的接口技术种类繁多,令人困惑.设计者应根据所需功能选择器件,采用FPGA解决当中的接口和互用性问题.网络处理器(NP)是专门为处理数据包而设计的可编程处理器,它综合了ASIC的数据处理能力和RISC的可编程特性.为构建网络设备提供了完整统一的解决方案.但是,网络处理器提供的I/O接口种类有限,很多时候 ...
https://www.eeworm.com/dl/914094.html
下载: 4
查看: 5637

技术书籍 高级ASIC芯片综合

·【内容简介】本书第2版描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术,同时针对VDSM(超深亚微米)工艺的完整ASIC设计流程的设计方法进行了深入的探讨。.本书的重点是使用Synopsys32具解决各种VDSM问题的实际应用。读者将详细了解有效处理复杂亚微米ASIC的设计方法,其重点是 ...
https://www.eeworm.com/dl/537/15311.html
下载: 185
查看: 1156

其他 riscv课程设计报告

riscv课程设计报告,用 Verilog HDL 语言实现一个五级流水线的 RISC-V 的指令子集,并在仿真软件上加载要求的测试程序和数据,仿真结果正确。只设计 CPU 流水线,不要求设计 Cache 控制器(即不考虑 cache 相联关系)。 CPU中需要的I-Cache,D-Cache用两个有 ...
https://www.eeworm.com/dl/521367.html
下载: 1
查看: 263