搜索：hDl - 虫虫下载站

技术资料  Verilog经典教程

Verulog HDL编程语言教程，结合实例讲解Verilog语法，并给出练习题目。包括与非门，加法器，乘法器，简单组合逻辑电路等

https://www.eeworm.com/dl/865614.html

下载: 10

查看: 2396

Verilog FPGA编程数字电路设计

技术资料  硬件描述语言Verilog（第四版）.rar

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->硬件描述语言Verilog（第四版）.rar

https://www.eeworm.com/dl/878707.html

下载: 5

查看: 9845

Verilog 硬件描述语言

技术资料  VHDL语言100例详解 511页 7.4M.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言100例详解 511页 7.4M.pdf

https://www.eeworm.com/dl/882019.html

下载: 2

查看: 3798

VHDL

技术资料  VHDL在高速图像采集系统中的应用设计.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL在高速图像采集系统中的应用设计.pdf

https://www.eeworm.com/dl/938923.html

下载: 6

查看: 8494

VHDL 高速图像采集

技术资料  用VHDL 设计的步进电机脉冲分配器.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->用VHDL 设计的步进电机脉冲分配器.pdf

https://www.eeworm.com/dl/954902.html

下载: 7

查看: 2569

VHDL Verilog FPGA

技术资料  fifo堆栈

VHDL Test Bench created by HDL Bencher 1.02 -- Mon Feb 05 11:59:49 2001 LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; LIBRARY UNISIM;

https://www.eeworm.com/dl/987962.html

下载: 1

查看: 473

fifo 堆栈

教程资料  基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

https://www.eeworm.com/dl/fpga/doc/18093.html

下载: 85

查看: 1092

FPGA 数字锁相环

VHDL/FPGA/Verilog 一个带波形输出的扫频模板systemC源程序

一个带波形输出的扫频模板systemC源程序，该程序在SystemCStudio开发平台下生成，实现systemC仿真、波形显示以及自动生成Verilog HDL代码。

https://www.eeworm.com/dl/663/163862.html

下载: 89

查看: 1092

systemC 波形模板输出

系统设计方案  基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

https://www.eeworm.com/dl/678/311515.html

下载: 28

查看: 1101

FPGA 数字锁相环

技术资料  2 VHDL语言的程序结构与数据类型.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->2 VHDL语言的程序结构与数据类型.pdf

https://www.eeworm.com/dl/952955.html

下载: 9

查看: 6064