搜索：fpga uart - 虫虫下载站

使用FPGA/CPLD设置语音AD、DA转换芯片AIC23，FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz，SPI时钟为6.144MHz 2、AIC处于主控模式 3、input bit length 16bit output bit length 16bit MSB first 4、帧同步在96KHz

https://www.eeworm.com/dl/647/424873.html

下载: 22

查看: 1085

FPGA CPLD AIC 23

VHDL/FPGA/Verilog fpga从FIFO读数据并上传到双口ram中。

fpga从FIFO读数据并上传到双口ram中。

https://www.eeworm.com/dl/663/425249.html

下载: 199

查看: 1067

fpga FIFO ram 数据

编辑器/阅读器  基于IEEE802_11aOFDM同步算法的FPGA实现.pdf

基于IEEE802_11aOFDM同步算法的FPGA实现.pdf

https://www.eeworm.com/dl/626/425547.html

下载: 195

查看: 1080

aOFDM IEEE FPGA 802

VHDL/FPGA/Verilog 杭州康芯的FPGA实验板的编程使用说明

杭州康芯的FPGA实验板的编程使用说明，ppt格式图片实例说明

https://www.eeworm.com/dl/663/427462.html

下载: 189

查看: 1074

FPGA 实验板使用说明编程

其他书籍  由于目前所用到的FPGA器件以Altera的为主

由于目前所用到的FPGA器件以Altera的为主，所以下面的例子也以Altera为例，工具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Quartus，但原则和方法对于其他厂家和工具也是基本适用的。

https://www.eeworm.com/dl/542/428239.html

下载: 141

查看: 1070

Altera FPGA 器件

VHDL/FPGA/Verilog VGA wrapper written in VHDL. This wrapper can be used to send VGA signals to the FPGA

VGA wrapper written in VHDL. This wrapper can be used to send VGA signals to the FPGA

https://www.eeworm.com/dl/663/429250.html

下载: 43

查看: 1059

wrapper VGA signals written

VHDL/FPGA/Verilog 基于FPGA的PAL_VGA转换器的实现.pdf

基于FPGA的PAL_VGA转换器的实现.pdf

https://www.eeworm.com/dl/663/431564.html

下载: 167

查看: 1142

PAL_VGA FPGA 转换器

搜索结果

按分类筛选

VHDL/FPGA/Verilog 对微电子的学习和FPGA的开发设计很有帮助

其他  这是Actel 的FPGA的译码器的VHDL源代码。

VHDL/FPGA/Verilog xilinx公司出的FPGA开发板和原理图

嵌入式/单片机编程  使用FPGA/CPLD设置语音AD、DA转换芯片AIC23