搜索结果
找到约 56 项符合
e1 的查询结果
按分类筛选
- 全部分类
- 学术论文 (6)
- 模拟电子 (6)
- VHDL/FPGA/Verilog (5)
- 单片机开发 (4)
- 数据结构 (4)
- 单片机编程 (2)
- 通信网络 (2)
- Internet/网络编程 (2)
- 数学计算 (2)
- 通讯编程文档 (2)
- VIP专区 (2)
- 电源技术 (1)
- 接口技术 (1)
- 嵌入式/单片机编程 (1)
- 串口编程 (1)
- 驱动编程 (1)
- 系统设计方案 (1)
- 文章/文档 (1)
- 加密解密 (1)
- 汇编语言 (1)
- 编译器/解释器 (1)
- MTK (1)
- 软件设计/软件工程 (1)
- 其他嵌入式/单片机内容 (1)
- 电子书籍 (1)
- DSP编程 (1)
- 通讯/手机编程 (1)
- 经验 (1)
- 书籍 (1)
- 技术资料 (1)
数据结构 一元稀疏多项式计算器[加法和乘法] 问题描述： 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求： （1） 输入并建立多项式 （2） 输出多项式
一元稀疏多项式计算器[加法和乘法] 问题描述： 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求： （1） 输入并建立多项式 （2） 输出多项式，输出形式为整数序列：n，c1，e1，c2，e2……cn，en，其中n是多项式的项数，ci，ei分别为第i项的系数和指数。序列按指数降序排列。 （3） 多项式a和b相加，建立 ...
文章/文档 1问题描述： 设计一个实现稀疏多项式乘法的程序 2需求分析： 编程实现两个一元多项式相乘
1问题描述：
设计一个实现稀疏多项式乘法的程序
2需求分析：
编程实现两个一元多项式相乘，要求：
2.1输入并建立多项式；
2.2输出多项式，输出形式为整数序列：n,c1,e1,c2,e2``````,cn.,en,其中n是多项式的系数，ci和ei分别是第i项的系数和指数，序列按指数降序排列。
2.3多项式a和b相乘，建立结果多项式a*b ...
数学计算 设计一个一元稀疏多项式简单计算机器 1. 本演示程序中
设计一个一元稀疏多项式简单计算机器
1. 本演示程序中，用户根据相应提示可以完成以下功能：
（1） 输入并建立两个多项式；
（2） 输出多项式，输出形式为整数序列：n,c1,e1,c2,e2,……
cn,en,其中n是多项式的项数，ci和ei分别是第i项的系数和指数，序列按照指数降序排列。
（3） 多项式Pa和Pb相加，建立多项式Pa+Pb
（4 ...
数据结构 表达式类型的实现: 1、 一个表达式和一颗二叉树之间
表达式类型的实现:
1、 一个表达式和一颗二叉树之间，存在着自然的对应关系。
2、 假设算术表达式Expression内可以含有变量（a～z）、常量（0～9）和二元运算符（＋，－，*，/，^）。实现一下操作。
（1） ReadExpr(E)——以字符序列的形式输入语法正确的前缀表示式并构造表达式E。
（2） WritrExpr(E)——用带括弧的中缀表 ...
单片机开发 显示的起始行为第0行
显示的起始行为第0行，起始列为第0列，起始页为第0页，显示区为E1区,内容为"电
汇编语言 1．一个表达式和一个二叉树之间
1．一个表达式和一个二叉树之间，存在着自然的对应关系。写一个程序，实现基于二叉树表示的算术表达式Expression的操作。
2．假设算术表达式Expression内可以含有变量（a~z）、常量（0~9）和二元运算符（+，-，*，/，^(乘幂)）。实现以下操作：
⑴ReadExpr（E）——以字符序列的形式输入语法正确的前缀表达式并构造表达式E ...
VHDL/FPGA/Verilog HDLC控制接收数据开始标志7E和去零模块
HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写
数据结构 一元稀疏多项式计算器的基本功能是： (1)输入并建立多项式； (2)输出多项式
一元稀疏多项式计算器的基本功能是：
(1)输入并建立多项式；
(2)输出多项式，输出形式为整数序列：n,c1,e1,c2,e2,….,cn,en, 其中n是多项式的项数，ci和ei分别是第I项的系数和指数，序列按照指数降序排列；
（3）多项式a和b相加，建立多项式a+b
（4）多项式a和b相减，建立多项式a-b. ...
VHDL/FPGA/Verilog 光纤通信中的SDH数据帧解析及提取的VHDL实现源代码
光纤通信中的SDH数据帧解析及提取的VHDL实现源代码，共包含帧同步、E1及F1码流提取、DCC1码流提取、帧头开销串行输出四个主要模块